「memory access controller」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

In a video controller 29 having an interface 30 to the outside, an interface (memory interface 32) to the non-volatile memory 22 mounted in the process unit 9 is arranged, and access from the engine controller 27 controlling the printer engine to the non-volatile memory 22 can be carried out via the interface (video interface 28) to the video controller 29.例文帳に追加

外部とのインタフェース３０を有するビデオ制御装置２９にプロセスユニット９に搭載された不揮発性メモリ２２とのインタフェース（メモリインタフェース３２）を設け、プリンタエンジンを制御するエンジン制御装置２７から不揮発性メモリ２２へのアクセスは、ビデオ制御装置２９とのインタフェース（ビデオインタフェース２８）を介して可能とする構成を特徴とする。 - 特許庁

Additionally, the memory controller has an address decoder 31 for decoding an address output from the master 20 to output a decode result on the basis of the set access mode, and selectors 42-1, 42-2 for selecting access information including the decode result to be supplied to the embedded memory, in response to the set access mode.例文帳に追加

更に、設定されたアクセスモードに基づき、マスタ２０から出力されたアドレスをデコードしてデコード結果を出力するアドレスデコーダ３１と、設定されたアクセスモードに応答して、内蔵メモリに供給するためのデコード結果を含むアクセス情報を選択するセレクタ４２−１，４２−２とを有している。 - 特許庁

The waveform measuring device holding measured data in a memory based on the command of a memory controller is provided with a memory means having storing parts split in a plurality, and a memory access means for writing the measured data on a plurality of storing parts of the memory means at time-sharing and as well as reading.例文帳に追加

測定データをメモリコントローラの命令に基づいてメモリに保持する波形測定装置において、 複数に分けられた記憶部を有するメモリ手段と、 前記メモリコントローラの命令に従って、前記メモリ手段の複数記憶部に時分割に前記測定データを書き込むと共に読み出すメモリアクセス手段と、を備える。 - 特許庁

A DMAC (direct memory access controller) 23 transfers input data from a memory 3 based on a physical address of the memory 3 set as a physical address of input data in an external device 4, and transfers output data to the memory 3 based on a physical address of the memory 3 set as a physical address of output data.例文帳に追加

DMA C２３は、外部デバイス４において、入力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３からの入力データのデータ転送を行い、かつ出力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３への出力データのデータ転送を行う。 - 特許庁

When a read access request to a main memory 4 of a master node is generated by a processor 2 or an IO device 3 or a mover 35, a routing controller 31 instructs the transfer of the read access request to the master node.例文帳に追加

プロセッサ２またはＩＯ装置３またはムーバ３５よりマスタノードのメインメモリ４に対するリードアクセス要求が発生した場合、ルーティング制御装置３１はマスタノードに対してリードアクセス要求の転送を指示する。 - 特許庁

The data processor comprises a central processing unit (7), a graphics controller (8), a display controller (3), an image recognition module (2), a memory controller (15) capable of controlling access to an external memory (17), and image data input parts (4, 5) allowing for image data input from outside and necessary format conversion, and is formed in one chip.例文帳に追加

中央処理装置（７）、描画制御部（８）、表示制御部（３）、画像認識モジュール（２）、外部メモリ(１７)に対するアクセス制御が可能なメモリコントローラ(１５)、及び外部から画像データ入力と必要なフォーマット変換を行うことが可能な画像データ入力部(４，５)を有し、1チップに形成される。 - 特許庁

The memory controller SDRAMC activates the power control signal CKE in synchronization with the next access request when the next access request is present within a prescribed time from the access request, and activates the power control signal CKE in synchronization with a lapse of the prescribed time when the prescribed time lapses before the next access request.例文帳に追加

メモリコントローラＳＤＲＡＭＣは、アクセス要求から所定時間内に次のアクセス要求がある場合に次のアクセス要求に同期してパワー制御信号ＣＫＥを活性化し、次のアクセス要求の前に所定時間が経過したときに所定時間の経過に同期してパワー制御信号ＣＫＥを活性化する。 - 特許庁

To provide a DMA (direct memory access) controller capable of improving the speed of DMA transfer by avoiding the problems of program complication and increase in a hardware (circuit) scale, and a control method of the DMA controller.例文帳に追加

プログラムの複雑化又はハードウェア（回路）規模の増大という問題を回避し、かつＤＭＡ転送の速度を向上させることのできるＤＭＡコントローラ及び該ＤＭＡコントローラの制御方法を提供する。 - 特許庁

In the traffic monitoring device for carrying out analysis/ tabulation processing by storing a plurality of traffic statistic data on the POS or LAN interface in a memory block 2, a CPU executes access through a controller 3 to the memory block and between the controller and the memory block, the traffic monitoring device has a periodical write/read cycle.例文帳に追加

POS又はLANインタフェースにおけるトラフィックの複数の統計データをメモリブロック２に蓄積して解析・集計処理を実行するトラフィックモニタ装置において、前記メモリブロックに対して、CPUはコントローラ３を介してアクセスを実行する構成とし、前記コントローラとメモリブロック間では、定期的なライト／リードサイクルを有するトラフィックモニタ装置。 - 特許庁

The controller 20 comprises a backup part 27, and a microprocessor 22 writes, in access to a flash memory 10, a sequence code, a value of sequence pointer, and data of a physical block address to the backup part 27.例文帳に追加

コントローラ２０にバックアップ部２７を備え、マイクロプロセッサ２２は、フラッシュメモリ１０へのアクセス時に、シーケンスコード、シーケンスポインタの値、物理ブロックアドレスのデータをバックアップ部２７に書き込む。 - 特許庁

When a received command is a write instruction, the read/write controller 206 acquires access control information from the fourth address from the leading of a memory array 201.例文帳に追加

リードライトコントローラ２０６は、受信したコマンドが書き込み命令である場合には、メモリアレイ２０１の先頭から４番目のアドレスからアクセス制御情報を取得する。 - 特許庁

To provide an image processing apparatus and method, capable of controlling a plurality of image memories with one memory access controller, and minimizing the scale of an interface.例文帳に追加

１つのメモリアクセスコントローラで複数のイメージメモリを制御し、且つインターフェースを最小限とすることができる画像処理装置および画像処理方法を提供する。 - 特許庁

To provide a controller improved in memory access latency, compared with conventional methods, when confidential information subjected to obfuscation processing in a predetermined unit is accessed.例文帳に追加

所定の単位ごとに難読化処理が施された機密情報にアクセスする際に、従来の方式に比してメモリアクセスのレイテンシを改善できるコントローラを提供する。 - 特許庁

In such a manner, the processor and the controller 71 selectively read only the desired data if a variable length just by supplying the read start address 3 and the memory access efficiency is improved.例文帳に追加

このように、プロセッサおよびコントローラ７１は読出開始アドレス３を与えるだけで、可変長の所望データのみの選択的な読出が可能となって、メモリアクセス効率が高まる。 - 特許庁

An arithmetic operation part 15 reads and writes data from/to the respective memories 12, 13, 16 through an access controller 17 when a program stored in a program memory 11 is executed.例文帳に追加

演算部１５は、プログラムメモリ１１に格納されたプログラムを実行するに際し、アクセスコントローラ１７を介して各メモリ１２，１３，１６に対して、データの読み書きをする。 - 特許庁

To allow a DMA (direct memory access) controller to be easily built into an existing circuit and to reduce the power consumption and circuit scale without decreasing performance.例文帳に追加

ＤＭＡコントローラにおいて、既存の回路に容易に組み込むことができ、かつ性能を低下させることなく、消費電力の低減および回路規模の縮小を実現すること。 - 特許庁

To provide a data transfer controller which can actualize fast access by a simple circuit when a master such as a CPU accesses a memory space having successive addresses.例文帳に追加

ＣＰＵなどのマスタが連続したアドレスのメモリ空間をアクセスするとき簡単な回路で高速アクセスを実現できるデータ転送制御装置を提供することを目的とする。 - 特許庁

Further, the host 11 notifies the memory controller 12 of an address space in the host 11, which is used by the host application, and an access unit set in the host application.例文帳に追加

さらに、ホスト１１は、ホストアプリケーションが使用するホスト１１でのアドレス空間、および、ホストアプリケーションにおいて設定されているアクセス単位をメモリコントローラ１２に通知する。 - 特許庁

A memory controller 24 outputs a control signal for performing writing access to the whole MX26a, YM26b, ZM26c when the addresses outputted by the CPU 8 fall within the specific address range.例文帳に追加

メモリコントローラ24は、CPU8の出力するアドレスが前記特定のアドレス範囲内のものである場合、XM26a、YM26b、ZM26cの全てに対してライトアクセスを行うための制御信号を出力する。 - 特許庁

The control port signal (13) is input to an OR circuit (4) as a mask means together with a memory access control signal (12) from an SCRAM controller (2) for the SDRAM (3-2).例文帳に追加

この制御ポート信号(13)は、ＳＤＲＡＭ(3-2)に対するＳＤＲＡＭコントローラ(2)からのメモリアクセス制御信号(12)とともにマスク手段としてのＯＲ回路(4)へ入力される。 - 特許庁

To enable record and reproduction control of isochronous data from a controller such as PC etc. to be performed after defining a command for recording and reproducing about a camcorder using a memory medium capable of random access.例文帳に追加

ランダムアクセス可能なメモリ媒体を使用したカムコーダに記録、再生用コマンドを定義してＰＣ等のコントローラからＩｓｏｃｈｒｏｎｏｕｓデータの記録再生制御を行えるようにする。 - 特許庁

The display controller 20 comprises a first memory 22 which memorizes image data and is to be accessed by sequential access operation in an access time shorter than for random access operation; a second memory 24 which stores image data with lower power consumption on accessing than in the first memory 22; and a data transfer control unit 30 which controls the transfer of the image data between the first and second memories 22, 24.例文帳に追加

表示コントローラ２０は、画像データを記憶し、アクセス時間がランダムアクセス動作時より短いシーケンシャルアクセス動作でアクセスされる第１のメモリ２２と、アクセス動作時の消費電力が第１のメモリ２２より小さく、画像データを記憶する第２のメモリ２４と、第１及び第２のメモリ２２、２４間で画像データの転送制御を行うデータ転送制御部３０とを含む。 - 特許庁

This access controller controlling access to a data memory has: a means storing a plurality of attributes (ATi) for defining a right of the access to the data memory (DMEM); cache memories (CMEM, CMC) storing a prescribed number of attributes; and a synchronous attribute retrieval circuit (ASC2) retrieving the attribute inside the storage means (DMEM, ATMEM) when the attribute is absent inside the cache memory.例文帳に追加

データメモリ（ＤＭＥＭ）へのアクセスの権利を定義する複数の属性（ＡＴｉ）を保存する手段と、所定の数の属性を保存する本発明に係るキャッシュメモリ（ＣＭＥＭ、ＣＭＣ）と、キャッシュメモリ内に属性がない場合は属性を保存手段（ＤＭＥＭ、ＡＴＭＥＭ）内で検索する同期属性検索回路（ＡＳＣ２）とを備えたデータメモリへのアクセスを制御するアクセス制御装置。 - 特許庁

Flip-flops 6 and 7 of the memory controller 1 operate with respective clock signals CLK_-A and CLK_-B different in the change of timing at the same period, and fetch the read data from an SDRAM(synchronous dynamic random access memory) 2 at the same period and at different timings.例文帳に追加

メモリコントローラ１のフリップフロップ６，７は、互いに同一周期で変化のタイミングが異なるクロック信号CLK_AとCLK_Bのそれぞれにより動作してＳＤＲＡＭ２からのリードデータを同一周期で異なるタイミングで取り込む。 - 特許庁

The image data reading controller 114 reads out the original image data from the image data memory, and modifies a memory access sequence when processing the data in the image processing part 106 based on the attitude detection result by the attitude detection part 122.例文帳に追加

画像データ読み出し制御部１１４は、元画像データを画像データメモリから読み出し、画像処理部１０６で処理をする際のメモリアクセス順序を、姿勢検出部１２２での姿勢検出結果に応じて変える。 - 特許庁

To provide an image-formation controller capable of increasing a processing speed related to the reduction of an error memory capacity and access to an error memory while suppressing the deterioration of an image grade, a quantization method and a printer device.例文帳に追加

画像品位の低下を抑制しつつ、誤差メモリ容量の削減と誤差メモリへのアクセスに係る処理速度の向上を可能にする画像形成コントローラ装置、量子化方法、およびプリンタ装置を提供する。 - 特許庁

To provide a memory controller which can access data stored in a memory when needed while eliminating a connector necessary for connection with a development tool etc. used in development and a production process of a product.例文帳に追加

製品の開発及び製造過程で使用される開発用冶具等と接続するために必要なコネクタを抹消しつつ、必要なときにメモリに記憶されたデータにアクセスすることが可能なメモリ制御装置を提供する。 - 特許庁

A DC/DC controller 12 makes off the supply of voltage to the terminal 16 of the memory bus line 14 when an access to the memory device 30 is not detected when the power saving mode transfer signal is inputted.例文帳に追加

ＤＣ／ＤＣコントローラ１２は、省電力モード移行信号が入力されたときにメモリデバイス３０に対するアクセスが検出されなかった場合に、メモリバスライン１４の終端部１６への電圧の供給をオフする。 - 特許庁

A digital audio signal is supplied to an audio compression encoder/decoder 25, and the compressed signal is saved once in DRAM 27 (Dynamic Random Access Memory) via a memory controller 26 and them supplied to EFM and CIRC encoder/decoder 28.例文帳に追加

デジタルオーディオ信号が音声圧縮エンコーダ／デコーダ２５に供給され、圧縮された信号はメモリコントローラ２６を介してＤＲＡＭ２７に一度蓄えられてＥＦＭ及びＣＩＲＣエンコーダ／デコーダ２８に供給される。 - 特許庁

An image processing apparatus operates a transfer action of an I/O device←→primary storage unit (buffer memory 42) by a direct memory access controller and a transfer operation (parallel action) of the primary storage unit←→secondary storage unit (hard disc drive 48) under optimum conditions.例文帳に追加

ＤＭＡコントローラにより入出力機器⇔１次記憶部（バッファメモリ４２）の転送動作と、１次記憶部⇔２次記憶部（ＨＤＤ４８）の転送動作（並行動作）とをそれぞれの最適条件で動作させる。 - 特許庁

When a data plural-time reference detecting means 7 detects that the data causing the line conflict is accessed again by a processor 1, the processor 1 makes access to another area on the memory by the memory controller 5.例文帳に追加

そして、ラインコンフリクトを起こすデータがプロセッサ１によって再びアクセスされることをデータ複数回参照検出手段７が検出すると、メモリコントローラ５によってプロセッサ１はメモリ上の別の領域にアクセスする。 - 特許庁

To provide an interface controller, a read access control method, and an information processor having the interface controller capable of memory read access avoiding an overflow of a receiving buffer, while maintaining versatility as the processor without applying a load to an issuer of a read request.例文帳に追加

リードリクエストの発行者に負荷を与えることなく、かつ、装置としての汎用性を維持するとともに、受信バッファのオーバーフローを回避したメモリリードアクセスを可能とするインタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置を提供することである。 - 特許庁

When a local bus is available, the controller 22 controls the FIFO 2 so as to sequentially transfer one or more words of CPU access data stored in the FIFO 2 to a local memory 56 and to execute burst transfer of DMA access data comprising a plurality of words stored in the FIFO 2 to the local memory 56.例文帳に追加

制御器２２は、ローカルバスが使用可能な場合には、ＦＩＦＯ２に格納された１語以上のＣＰＵアクセスデータをローカルメモリ５６に逐次転送し、ＦＩＦＯ２に格納された複数語のＤＭＡアクセスデータをローカルメモリ５６にバースト転送するように、ＦＩＦＯ２を制御する。 - 特許庁

According to an embodiment of the invention, the memory system include switch controller logic for controlling operation of both the first switching logic and the second switching logic to prevent simultaneous or overlapping access to the same memory bank by the plurality of link controllers and prevent simultaneous or overlapping access to the plurality of banks by the same link controller.例文帳に追加

本発明の一部の実施形態によれば、複数のリンク制御部による同じメモリバンクへの同時の、または重複するアクセスを防ぎ、同じリンク制御部による複数のバンクへの同時の、または重複するアクセスを防ぐために、第1のスイッチングロジックおよび第2のスイッチングロジックの両方の動作を制御するためのスイッチ制御部ロジックがある。 - 特許庁

To prevent such an erroneous access that a DMA (Direct Memory Access) is performed among storage areas assigned to different processing means in a microcomputer configured that a single DMA controller is used in common between the plurality of processing means.例文帳に追加

１つのＤＭＡコントローラが複数の処理手段に共用されるようになっているマイクロコンピュータにおいて、異なる処理手段に割り当てられた記憶領域同士の間でＤＭＡ転送が行われてしまう誤アクセスを防止する。 - 特許庁

The trace controller, when a data processor for emulation (2) detects data access started by executing an instruction during trace control, implements control to store data by the data access in trace memory (5) with the instruction address.例文帳に追加

トレース制御部は、トレース制御中、エミュレーション用データプロセッサ（２）が命令を実行することによって起動されたデータアクセスを検出したとき、命令のアドレスと共に前記データアクセスによるデータをトレースメモリ（５）に格納するように制御する。 - 特許庁

The memory controller can interface with the outside according to a prescribed protocol and the memory controller detects/corrects errors of the stored information periodically or at a timing of power supply or the like separately from reading the stored information to the outside according to an access request from the outside.例文帳に追加

メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、定期的に或は電源投入時などのタイミングで、記憶情報のエラー検出・訂正を行う。 - 特許庁

The memory controller including a cache memory for temporarily storing signals transmitted/received between a microprocessor and a main storage device includes an access analysis device for analyzing the existing rate of each of access system signals transmitted/received between the microprocessor and the main storage device, and a memory reconfiguring device for reconfiguring the rate of the cache memory area based on signals output from the access analysis device.例文帳に追加

マイクロプロセッサと主記憶装置の間で送受信される信号を一時的に記憶するキャッシュ・メモリを備えたメモリ・コントローラにおいて、 前記マイクロプロセッサと前記主記憶装置の間で送受信される各アクセス方式の信号がそれぞれどのような割合で存在するか解析するアクセス解析装置と、 このアクセス解析装置から出力された信号に基づいて、前記キャッシュ・メモリの領域の割合を再構成するメモリ再構成装置と を備える。 - 特許庁

The memory controller 10 connected to the plurality of memories 20, 30 including the memory 20 requiring refresh operation in a prescribed cycle includes an operation cycle setting part for setting the refresh operation cycle of one memory 20 requiring the refresh operation to different cycles before accessing to the memory 30 different from the memory 20 and after the access.例文帳に追加

所定の周期でリフレッシュ動作が必要なメモリ２０を含む複数のメモリ２０、３０に接続されるメモリコントローラ１０において、リフレッシュ動作が必要な一のメモリ２０とは異なる他のメモリ３０へのアクセス前と該アクセス後とでは、一のメモリ２０のリフレッシュ動作周期を異なる周期に設定する動作周期設定部を備える。 - 特許庁

The memory card, which has a contact and non-contact communication function, receives an access command to a storing means from an external device, and makes an accessing means access the storing means on receipt of the access command, incorporates a controller for controlling the access to the storing means and permits the access only to the external device pre-registered with the ID information.例文帳に追加

接触および非接触で通信する機能を有し、外部接続機器からの記憶手段へのアクセス命令を受信し、アクセス命令を受けてアクセス手段が記憶手段へのアクセスをおこなうメモリカードにおいて、上記記憶手段へのアクセスを制御するコントローラを内蔵し、あらかじめＩＤ情報により登録された外部接続機器のみにアクセスを許可する。 - 特許庁

To provide an information recording and reproducing device with use of the cache method which permits the most efficient use of cache memory, irrespective of an access pattern transmitted from a host computer, in addition, a recording and reproducing controller, and a data recording and reproducing controller.例文帳に追加

ホストコンピュータからのアクセスパターンに関わらずに、キャッシュメモリを最大限に有効利用できるキャッシュ方式を用いた情報記録再生装置および記録再生制御装置およびデータ記録再生制御方法を提供する。 - 特許庁

A memory access controller 106 selects any one of the information latch address A104, the information latch enable E104 and the data latch data D105 and a computing element address A101, a computing element enable E101 and computing element data D101 outputted from a computing element 101 nd outputs a memory address A106, a memory enable E106 and memory data D106.例文帳に追加

メモリアクセスコントローラ１０６は、情報ラッチアドレスＡ１０４、情報ラッチイネーブルＥ１０４、データラッチデータＤ１０５と、演算器１０１出力の演算器アドレスＡ１０１、演算器イネーブルＥ１０１、演算器データＤ１０１のいずれかを選択して、メモリアドレスＡ１０６、メモリイネーブルＥ１０６、メモリデータＤ１０６に出力する。 - 特許庁

In the case a memory module is not mounted into the slot 15 being farther from a memory controller 121 but mounted only into the slot 13, there is a possibility that memory access can not be executed through a memory bus 4 in a normal way due to the influence involved in the reflection of a signal on the bus 4.例文帳に追加

メモリコントローラ１２１から見て遠方の拡張メモリスロット１５にメモリモジュールが実装されておらず、拡張メモリスロット１５にのみメモリモジュールが実装されている場合には、メモリバス４上の信号の反射による影響により、メモリバス４を介したメモリアクセスが正常に実行できなくなる危険がある。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

A memory controller for performing access to a flash memory dividable into p pieces of zones is provided with an address conversion table having r(r < p) pieces of tables capable of storing address conversion information related with one zone.例文帳に追加

本発明によるメモリコントローラは、ｐ個のゾーンに分割可能なフラッシュメモリにアクセスするためのメモリコントローラであって、一つのゾーンに関するアドレス変換情報を格納可能なテーブルをｒ個（ｒ＜ｐ）有するアドレス変換テーブルを備える。 - 特許庁