「memory access controller」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A cache controller is provided with a way control part correspondingly to each way of a cache memory, and each way control part is provided with an access cycle storage part 151, a count value storage part 152 and a counter part 153 correspondingly to each entry in the way.例文帳に追加

キャッシュメモリのウェイ毎に対応してウェイ制御部を設け、各ウェイ制御部には、ウェイ内の各エントリに対応してアクセスサイクル数保持部１５１、カウント値保持部１５２及びカウンタ部１５３を設ける。 - 特許庁

To provide a DMA controller capable of grasping the use ratio of a bus or access situation by plural devices without any complicated control and controlling an operating mode for every block of a memory in accordance therewith.例文帳に追加

複雑な制御を行わずに複数のデバイスによるバスの使用割合やアクセス状況を把握し、それに応じてメモリのブロックごとに動作モードを制御することができるＤＭＡ制御装置を提供すること。 - 特許庁

To provide a CPU controller enabling an efficient memory access without providing an exclusive terminal for program trace or a terminal exclusive for communication between a CPU and a control device in debugging of a program of the CPU.例文帳に追加

ＣＰＵのプログラムのデバッグ時において、プログラムトレースのための専用端子や、ＣＰＵと制御デバイスとの間の通信専用端子を設けることなく、効率の良いメモリアクセスを可能とするＣＰＵ制御装置を提供する。 - 特許庁

The removable medium 104 has: a memory 234 storing final access time information 239 to a content file 237 imparted with browsing deadline information, encrypted and stored; and a controller 231 as a tamper-resistant module.例文帳に追加

リムーバブルメディア１０４は、閲覧期限情報を付与され且つ暗号化されて格納されたコンテンツファイル２３７への最終アクセス時刻情報２３９を記憶するメモリ２３４と、耐タンパモジュールとしてのコントローラ２３１、を有する。 - 特許庁

By selectively opening/closing connection between two layers of latches, even if the succeeding data is input, the original data previously held primarily in an access controller will not be overwritten before being written into the memory.例文帳に追加

２層のラッチ間の連結を選択的にオン／オフすることにより、たとえ次のデータがすでに入力されていたとしても、先にアクセス制御器に一次保存されたデータはメモリに書き込まれる前に上書きされることはない。 - 特許庁

A direct memory access(DMA) controller 16 transfers respective transmission data of odd-numbered frames and even-numbered frames to a transmission circuit 24 for every frame respectively through a transmission buffer 22A and through a transmission buffer 22B.例文帳に追加

ＤＭＡコントローラ１６は、奇数番目のフレームの送信データは送信バッファ２２Ａを、偶数番目のフレームの送信データは送信バッファ２２Ｂを各々介して送信回路２４に送信データをフレーム毎に転送する。 - 特許庁

At the time of transferring demodulation data from a demodulation circuit to a bus controller controlling access to the buffer memory, the data type of demodulation data which is scheduled to be sent next is sent together.例文帳に追加

このため、バッファメモリへのアクセスを制御するバス制御装置への復調回路からの復調データの転送に際して、次に送られてくる予定の復調データのデータ種別も併せて送られてくるようにする。 - 特許庁

To define a command for partial output and partial rewrite of a file on a camcorder using a random access memory medium and to obtain only header data from a controller such as a personal computer and rewrite thumbnail data.例文帳に追加

ランダムアクセス可能なメモリ媒体を使用したカムコーダにファイルの部分出力、部分書き換え用コマンドを定義してＰＣ等のコントローラからヘッダデータのみの取得やサムネールデータの書き換えなどを行えるようにする。 - 特許庁

When a fraction less than 1ECC block is generated in the buffer memory 38, a system controller 32 requests the data for the amount of free space to the host device to store the data for the amount of 1ECC block in the buffer memory 38, then a data replenishment by the access to the optical disk 10 is evaded.例文帳に追加

バッファメモリ３８に１ＥＣＣブロックに満たない端数が生じた場合、システムコントローラ３２は該空き容量分だけのデータをホスト装置に要求して１ＥＣＣブロック分のデータをバッファメモリ３８に格納し、光ディスク１０へのアクセスによるデータ補充を回避する。 - 特許庁

If it is determined that an access from a master meets a condition of an invalidation range setting unit 121, a cache controller 110 forcibly resets a VALID flag 113 of a corresponding address in a tag memory 111 through an invalidation determination circuit 120 and a tag memory modification unit 122.例文帳に追加

マスタからのアクセスが無効化範囲設定部１２１の条件に合致すると判定された場合、キャッシュコントローラ１１０は、無効化判定回路１２０及びタグメモリ改変部１２２により、タグメモリ１１１内の該当するアドレスのＶＡＬＩＤフラグ１１３を強制的にリセットする。 - 特許庁

To easily inspect an error of a transfer state of each image processing algorithm module without changing the image processing algorithm module itself when an image processing execution unit with plural image processing algorithm modules connected transfers data with a memory with a dynamic memory access controller (DMAC).例文帳に追加

複数の画像処理アルゴリズムモジュールが接続された形態を有する画像処理実行部がＤＭＡＣによりメモリとの間のデータ転送を行うときに、画像処理アルゴリズムモジュール自身を変更することなく、各画像処理アルゴリズムモジュールの転送状態の異常を容易に検査できるようにする。 - 特許庁

The memory controller 110 comprises a counter 120 counting the prescribed period after detection of an idle state, and self-refresh shift instructing circuits 130, 140 preforming processing required for instructing shifting to a self-refresh state for the dynamic random access memory after the counter 120 counts the period.例文帳に追加

前記メモリコントローラ１１０は、アイドル状態を検出したあと、所定期間をカウントするカウンタ１２０と、前記カウンタ１２０が前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路１３０，１４０と含む。 - 特許庁

The memory device includes: a memory cell MC to connect a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive controller; a sense latch circuit 71; and a verify pass latch 74 for an inhibit control and transfer gate circuits TG1.例文帳に追加

可変セル抵抗ＲcellとアクセストランジスタＡＴをプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルＭＣと、駆動制御部と、センスラッチ回路７１と、インヒビット制御のためのヴェリファイパスラッチ７４およびトランスファゲート回路ＴＧ１と、を有する。 - 特許庁

When the attachment detection part 58 determines that the USB memory device 30 is attached to the attachment part 43, the cassette control part 55 inputs a release password to the USB memory device 30 by controlling the USB controller 60 and releases access lock of the data storage area 32b.例文帳に追加

装着検出部５８によってＵＳＢメモリデバイス３０が装着部４３に装着されていることが検出されたとき、カセッテ制御部５５は、ＵＳＢコントローラ６０を制御して解除パスワードをＵＳＢメモリデバイス３０に入力し、データ記憶領域３２ｂのアクセスロックを解除する。 - 特許庁

In the nonvolatile memory system, the memory controller 22 includes an address conversion table which is updated according to writing of data showing a correspondence between a logic address supplied from a host and a physical address of the nonvolatile memory to perform access control according to the logic address, and the system configuration and functions can be set in relation with the host.例文帳に追加

不揮発性メモリシステムは、メモリコントローラ２２内に、ホストから供給される論理アドレスと前記不揮発性メモリの物理アドレスとの対応関係を示すデータ書き込みに伴って更新されるアドレス変換テーブルを持って論理アドレスに従ってアクセス制御されるものであり、かつ、ホストとの関係でシステム構成及び機能が設定可能に構成されている。 - 特許庁

The memory controller controls access to a flash memory 3 by a host computer 5 and is provided with an invisible region setting part 13 defining a scope usable as a user region 21 among recording regions included in the flash memory 3 and a control part 10 for feeding the maximum value m of logical address constituting the user region 21 to the host computer 5.例文帳に追加

ホストコンピュータ５によるフラッシュメモリ３へのアクセスを制御するメモリコントローラであって、フラッシュメモリ３に含まれる記録領域のうちユーザ領域２１として利用可能な範囲を定義する不可視領域設定部１３と、ユーザ領域２１を構成する論理アドレスの最大値ｍをホストコンピュータ５に送出する制御部１０とを備える。 - 特許庁

The updating control part 8 updates the program stored in a program memory 2A4 or a boot disc 4A, after connecting a host I/F part 2A1 to an access request processing part 2B3 in the other controller 2B by a connection control part 7.例文帳に追加

更新制御部８は、接続制御部７によって、上位I/F部２Ａ１を他方のコントローラ２Ｂ内のアクセス要求処理部２Ｂ３に接続させた後、プログラムメモリ２Ａ４またはブートディスク４Ａに記憶されたプログラムを更新させる。 - 特許庁

When a display panel opening and closing sensor 122 detects closing of a display panel, a CPU 111 prohibits access to a hard disk 202, and issues an instruction for operation using only a nonvolatile memory 202 to a hard disk controller 201.例文帳に追加

表示パネルが閉じられたことを表示パネル開閉センサ１２２が検知すると、ＣＰＵ１１１は、ハードディスク２０２へのアクセスを禁止し、不揮発性メモリ２０３のみの使用で動作させる命令をハードディスクコントローラ２０１に発行する。 - 特許庁

To reduce processing standby time in relation to DMA(Direct Memory access) transfer of a processor by efficiently executing the DMA transfer regarding a multichannel DMA controller to execute an arithmetic operation of a processor and data transfer in parallel.例文帳に追加

プロセッサの演算とデータの転送とを並列実行するための複数チャネルＤＭＡコントローラに関し，ＤＭＡ転送を効率良く実行させることによって，プロセッサのＤＭＡ転送に関係する処理待ち時間を削減する。 - 特許庁

When a CPU 1 has a runaway and the supply of an access signal (a) is stopped to a WDT 6, a DMA controller 7 separates the CPU 1 from a CPU bus 9 via a gate circuit 5 and then sends the data to a flash memory 4 from a RAM 3.例文帳に追加

ＣＰＵ１が暴走し、ＷＤＴ６へのアクセス信号ａが止まると、ＤＭＡコントローラ７はゲート回路５にてＣＰＵ１をＣＰＵバス９から切り離した後、ＲＡＭ３のデータをフラッシュメモリー４に伝送する。 - 特許庁

A transfer source address setting detection unit 305 acquires a DMA transfer source address from the DMA transfer source region transfer start address setting among register settings performed to a DMAC (Direct Memory Access Controller) 302 more than once by a master 301.例文帳に追加

転送元アドレス設定検知部３０５は、マスタ３０１がＤＭＡＣ３０２に対して複数回行うレジスタ設定のうちＤＭＡ転送元領域の転送開始アドレス設定よりＤＭＡ転送元アドレスを取得する。 - 特許庁

The storage device 11 comprises a controller 16 including an interface 20 and an MPU 21 and configured so that a device driver 17-2 for starting a second access mode 26-2 defined differently from a first access mode can be transferred through the interface when connected to the outside by the first access mode 26-1 through the interface; and a semiconductor memory 16 storing the device driver.例文帳に追加

記憶装置１１は、インターフェイス２０とＭＰＵ２１とを備え、前記インターフェイスを介して第１アクセスモード２６−１により外部と接続する際に、前記第１アクセスモードと別定義である第２アクセスモード２６−２を起動するデバイスドライバ１７−２を前記インターフェイスを介して転送可能に構成されたコントローラ１６と、前記デバイスドライバを格納した半導体メモリ１５とを具備する。 - 特許庁

In order to permit the request for the operation of a concrete target CDLUN which is an object, an access table examinable by a controller 206 in the large-capacity memory device 202 is used, and an additional access table is used in order to check a permission that the target CDLUN can access or operate another optional LUN designated as a part of the request.例文帳に追加

本発明は、具体的ターゲットＣＤＬＵＮを対象とする動作を求める要求を許可するために、大容量記憶装置（２０２）内のコントローラ（２０６）が調べることのできるアクセス・テーブルを用い、ターゲットＣＤＬＵＮが、要求の一部として指定された他の任意のＬＵＮにアクセスまたは操作することを許可されていることをチェックするために、追加アクセス・テーブルを用いる。 - 特許庁

On receiving the broadcast memory access request, the system controller of another node outputs the cache state included in the tag information corresponding to the space x to the system bus, gives a request to its follower processor or memory for a necessary process based on the state of the cache existing on the system bus and returns a response to the system controller of a master after the requested process is over.例文帳に追加

ブロードキャストされたメモリ・アクセス要求を受け取った他のノードのシステム・コントローラは、メモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力し、次いでシステム・バス上のキャッシュの状態を参照して配下のプロセッサ又はメモリに対して必要な処理を要求し、要求した処理が終了した後にマスタのシステム・コントローラに対して応答を返す。 - 特許庁

To the memory device, a controller applies: first combination processing for combining physical blocks within one of the non-volatile memories and forming a logical block to be a target of simultaneous access; and second combination processing for combining physical blocks from the other non-volatile memories and forming a logical block to be the target of simultaneous access.例文帳に追加

これに対し、一の不揮発性メモリ内で複数の物理ブロックを組み合わせて同時アクセス対象となる論理ブロックを形成する第１の組み合わせ処理と、異なる不揮発性メモリからの複数の物理ブロックを組み合わせて同時アクセス対象となる論理ブロックを形成する第２の組み合わせ処理とを行う。 - 特許庁

This access controller comprises: a reading means for reading data from a memory card installed in prescribed footwear specified when entering the prescribed place, when the footwear is stored into a prescribed storage place; and a decision means deciding access to the prescribed place on the basis of the read data.例文帳に追加

所定の場所に入るときに所定の履物が決められているときのその履物が所定の保管場所に収納されたとき、その履物に装着されているメモリカードからデータを読取る読取手段と、読取られたデータを基に前記所定の場所への入退を判定する判定手段とからなる。 - 特許庁

At reset time, the kind of a program ROM 310 connected to the semiconductor integrated circuit 300 is identified, either a ROM controller A303 or a ROM controller B308 is selected in accordance with the identified kind of the ROM, an access protocol for the ROM is executed, and a memory map is switched between the reset time and a normal time.例文帳に追加

リセット時に、半導体集積回路３００に接続されているプログラムＲＯＭ３１０の種類を識別し、識別したＲＯＭの種類に応じたＲＯＭコントローラＡ３０３又はＲＯＭコントローラＢ３０８を選択して、そのＲＯＭに対するアクセスプロトコルを実行し、リセット時と通常時とでメモリマップを切り換える。 - 特許庁

To provide a DMA (direct memory access) controller, a printer, and a DMA control method that, even in a DMA transfer, transfers a USB (universal serial bus) packet with the amount of data corresponding to the DMA transfer by configuring the DMA transfer for a given amount of USB packet data to a USB interface controller.例文帳に追加

ＵＳＢインタフェース制御装置に対する任意のデータ量のＵＳＢパケットデータのＤＭＡ転送を設定し、ＤＭＡ転送を行った場合においても、該ＤＭＡ転送に応じたデータ量のＵＳＢパケットを転送可能としたＤＭＡ制御装置、印刷装置、及びＤＭＡ制御方法を提供する。 - 特許庁

When a command for cancellation is issued after a command for that is issued, the channel controller 101 writes it to a 1st interruption flag register 111 by DMA(direct memory access) control not through an FIFO memory 28 differently from ordinary commands and sends it to a 2nd interruption flag register 112 to set a flag ON.例文帳に追加

そのためのコマンドを発した後に取り消しのコマンドを発すると、チャネル制御装置１０１は通常のコマンドと異なりＦＩＦＯメモリ２８を介することなくこれを第１の中断フラグレジスタ１１１にＤＭＡ制御で書き込み、第２の中断フラグレジスタ１１２に伝達してフラグをオンにする。 - 特許庁

The solid state storage device 100 is constituted by comprising a memory device 114 including any one of an atomic resolution storage device (ARS) and a magnetic random access memory (MRAM), a controller 400, and an integrated connector 104 to be used for directly connecting the storage device 100 with the other device.例文帳に追加

原子分解能記憶装置（ＡＲＳ）と磁気ランダム・アクセス・メモリ装置（ＭＲＡＭ）とのいずれか１つを含むメモリ装置１１４と、コントローラ４００と、記憶装置１００を別の装置に直接に接続するために使用される一体型コネクタ１０４とを含んでなる固体記憶装置１００を提供する。 - 特許庁

In this storage device management program, a dedicated driver 221 controls a USB device controller 210 to provide an access function to a USB memory 100, and a storage service providing program 230 provides a function necessary for seamlessly expanding a storage capacity of the USB memory 100 by means of a network disk 40 in cooperation with the dedicated driver 221.例文帳に追加

専用ドライバ２２１がＵＳＢデバイスコントローラ２１０を制御してＵＳＢメモリ１００へのアクセス機能を提供し、ストレージサービス提供プログラム２３０が専用ドライバ２２１と連携してＵＳＢメモリ１００の記憶容量をネットディスク４０を用いてシームレスに拡張するために必要な機能を提供する。 - 特許庁

A controller part 101 divides bitmap data into odd line data and even line data, switches line data obtained by the division to the memory bank of a corresponding SDRAM 107 according to the odd/even of each line and collectively fetches the bitmap data of odd and even lines by one time DMA access while synchronizing with the memory bank switching.例文帳に追加

コントローラ部１０１は、ビットマップデータを奇数ラインデータおよび偶数ラインデータに分割し、分割により得られたラインデータを各ラインの奇数偶数に従って対応する、ＳＤＲＡＭ１０７のメモリバンクに切り換え、メモリバンク切り換えに同期させて１回のＤＭＡアクセスで奇数、偶数ラインのビットマップデータを一括して取り込む。 - 特許庁

This memory controller making access to the flash memory including a plurality of blocks on the basis of a logic block address is provided with a detection means detecting an illicit mapping block with an allocated logic block address ineffective for the respective blocks and a deletion means deleting the illicit mapping block detected by the detection means.例文帳に追加

論理ブロックアドレスに基づいて複数のブロックを含むフラッシュメモリにアクセスするメモリコントローラであって、それぞれのブロックにとって有効でない論理ブロックアドレスが割り当てられた不正マッピングブロックを検出する検出手段と、検出手段により検出された不正マッピングブロックをブロック消去する消去手段とを備えている。 - 特許庁

The hardware video decoder 115 includes a hardware engine pipeline 201 including a plurality of hardware engines requiring one or both of DMA read access and DMA write access to the external memory 110, and a hardware video decoder DMA controller 200 which arbitrates for one DMA channel or a plurality of DMA channels to a DMA controller 111 among all the DMA accesses from the hardware engines.例文帳に追加

また、ハードウェアビデオデコーダ１１５は、外部メモリ１１０へのＤＭＡ読取りアクセスもしくはＤＭＡ書込みアクセス、又はその両方を必要とする複数のハードウェアエンジンからなるハードウェアエンジンのパイプライン２０１と、複数のハードウェアエンジンからのすべてのＤＭＡアクセスを、ＤＭＡコントローラ１１１への１つのＤＭＡチャネル又は複数のＤＭＡチャネルに調停するハードウェアビデオデコーダＤＭＡコントローラ２００とを備える。 - 特許庁

The CPU 2 of an MPU 1 comprises a main processor 6, a coprocessor 3 including the SIMD arithmetic logic units ALU0 to ALU3, the register file 4 for storing operation data for ALU0 to ALU3, and a direct memory access controller (DMAC) 15.例文帳に追加

ＭＰＵ１のＣＰＵ２は、メインプロセッサ６と、ＳＩＭＤ型の演算器ＡＬＵ０…ＡＬＵ３を含むコプロセッサ３と、ＡＬＵ０…ＡＬＵ３の演算データを格納するレジスタファイル４と、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１５とで構成されている。 - 特許庁

This method and architecture is for a host 302 having the processing capacity of a CPU level for accessing to a nonvolatile random access memory (NVRAM) and, at least, a single controller 306 via a simple 3-wire/4-wire mechanism.例文帳に追加

本発明は、単純な３線／４線メカニズムを介して不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）と少なくとも１つのコントローラ３０６とにアクセスするためＣＰＵレベルの処理容量を具備したホスト３０２に対して方法およびアーキテクチャを提供する。 - 特許庁

A controller includes an HMI information processing section 110 processing HMI information transferred with an external display device 300; and a non-volatile memory 111 storing access authentication information corresponding to the right for each user using the external display device 300.例文帳に追加

外部表示器３００との間で授受されるＨＭＩ情報を処理するＨＭＩ情報処理部１１０および、外部表示器３００を使用するユーザ毎の権限に応じたアクセス認証情報を格納する不揮発性メモリ１１１を備える。 - 特許庁

The measuring system 100 monitors a measuring bus 130, and detects, for every access of a controller 110 to a measuring card 140, whether data showing the same content as an accessed content is stored or not in reference to a monitor memory 122b.例文帳に追加

計測システム１００は、計測バス１３０を監視しコントローラ１１０から計測カード１４０に対して１回アクセスする毎に、モニタメモリ１２２ｂを参照してアクセスした内容と同じ内容を示すデータが記憶されているか否かを検出する。 - 特許庁

This memory controller for controlling access to the flash memory from which the reading of storage data is performed by page units according to the read request information of data is configured to delete data which are not matched with the read request information from among the storage data read from the flash memory by the page units, and to selectively extract and output data matched with the read request information.例文帳に追加

データの読み出し要求情報に従って、ページ単位で記憶データの読み出しが行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、前記フラッシュメモリからページ単位で読み出した記憶データのうち、前記読み出し要求情報に合致しないデータを削除して前記読み出し要求情報に合致するデータのみを選択的に取り出して出力する。 - 特許庁

The memory controller is equipped with an access control means of controlling access to a zone composed of a plurality of blocks of flash memories; and the zone is composed of blocks in flash memories of a plurality of chips and when one of the flash memories enters a state wherein a process request is rejected, the process request is supplied preferentially to a flash memory in a standby mode for a process request.例文帳に追加

フラッシュメモリの複数ブロックで構成されたゾーンに対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、前記ゾーンが複数チップのフラッシュメモリ内のブロックで構成されており、前記フラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリに対して、優先的に処理要求を供給するように構成する。 - 特許庁

The information processing apparatus includes a main processing device 22, having a disk access checking function for checking the disk access error and an OS emergency dump generation function for generating an OS emergency dump from the OS dump; a main controller 21 that transfers the OS emergency dump to a subcontroller 31; and a flash memory 34 that stores the OS emergency dump transferred to the subcontroller 31.例文帳に追加

ディスクアクセス異常を検出するディスクアクセスチェック機能とＯＳダンプからＯＳ緊急ダンプを作成するＯＳ緊急ダンプ生成機能とをそなえたメインプロセッサ２２と、ＯＳ緊急ダンプをサブコントローラ３１へ転送するメインコントローラ２１と、サブコンローラ３１へ転送されてきたＯＳ緊急ダンプを保存するフラッシュメモリ３４とをそなえる。 - 特許庁

Also, the transfer of data in the HDD 101 is directly controlled by performing the setting of the term of validity of data in the cache memory 106, the notification of a time when any access from the controller is not generated at the minimum, and the destination of an interface to be used.例文帳に追加

あわせて、キャッシュメモリ１０６におけるデータの有効期間の設定、最低限コントローラからのアクセスが発生しない時間の通知、用いるインターフェイスの指定を行えるようにすることで、ＨＤＤ１０１内のデータの移動を直接制御可能にする。 - 特許庁

The converted data are outputted to a first-in first-out(FIFO) 32/34 by a buffer 44 and outputted through a direct memory access controller 20 to a high-speed bus 50 so that these data are transmitted through the high-speed bus 50 to a recording device or the like and recorded.例文帳に追加

変換されたデータはバッファ４４によってＦＩＦＯ３２／３４に出力され、ＦＩＦＯ３２／３４およびＤＭＡコントローラ２０を介して高速バス５０に出力されるので、高速バス５０を通して、記録装置などに伝送され、記録される。 - 特許庁

To provide a bus controller capable of improving the performance of the entire system by shortening the standby time of access between an external device such as a CPU and a local memory without the need of a plurality of shared memories, and to provide an information processing system using it.例文帳に追加

複数の共有メモリを必要とせずに、ＣＰＵ等の外部装置とローカルメモリとの間のアクセスの待機時間を短くして、システム全体のパフォーマンスを向上させ得るバス制御装置、及びこれを用いた情報処理システムを提供することにある。 - 特許庁

A controller 308B allows a memory device with a standard SDRAM interface to provide access to both SDRAM 304 and flashes 306A, 306B, and invalidates the SDRAM in one or more designated blocks 320A, 320B of an SDRAM address space.例文帳に追加

コントローラ３０８Ｂは、標準的なＳＤＲＡＭインターフェースを有するメモリ・デバイスがＳＤＲＡＭ３０４とフラッシュ３０６Ａ，３０６Ｂへのアクセスを与えることを可能にし、ＳＤＲＡＭアドレス空間の１つ以上の指定ブロック３２０Ａ，３２０ＢにおいてＳＤＲＡＭを無効にする。 - 特許庁