「memory control flag」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Further, the control section 16 selects users designated by the user of the mobile phone to be object users to which rendering process of a speech scence is applied among users registered in a telephone directory of the memory 5 and sets a flag to the object users in the telephone directory.例文帳に追加

また、制御部１６は、メモリ１５の電話帳に登録されているユーザのうち、当該携帯電話機のユーザにより指定されたユーザを、通話状況の演出処理を行う対象ユーザとして、該電話帳にフラグを立てる。 - 特許庁

When this flag is set (Y in step S12) in the case of carrying out copying, a control program existing in a ROM acting like a memory to detect the dot pattern or the like (step S14).例文帳に追加

複写を行う際に、このフラグが立てられているときは（ステップＳ１２のＹ）、メモリのＲＯＭに存在する制御プログラムを用いて、ドットパターンなどの検出を行う（ステップＳ１４）。 - 特許庁

The control means 6 rewrites and stores the flag key stored in the memory 6 to an operation possible state based on whether or not an abnormality is in the input power supply 10 or in the UPS system 1 when operating the key input 8.例文帳に追加

制御手段６は、キー入力部８の操作時、入力電源１０の異常の有無またはＵＰＳシステム１の異常の有無に基づいて、記憶手段６に記憶されているフラグをキー操作許可状態に書き換え、記憶する。 - 特許庁

On receiving the decoding completion flag, the control section 151 instructs the received value memory 152 to supply the data R0 to the error correcting section 154.例文帳に追加

制御部１５１は、復号終了フラグを受信すると、データＲ０を、誤り訂正処理部１５４に供給するように受信値メモリ１５２に対して指示を出す。 - 特許庁

The control part 15 which detects a flag 51a of the update tag 5 updates the key ID memory 13 with the authentic data of a key ID setting part 11, and transmits the authentic data.例文帳に追加

更新用タグ５のフラグ５１ａを検出した制御部１５は、鍵ＩＤ設定部１１の真正データで鍵ＩＤメモリ１３を更新して、この真正データを送信する。 - 特許庁

After the reset signal is released, the CPU 1 decides whether a power saving flag is present in an internal buffer memory of the power saving control part 19 or not.例文帳に追加

そして、ＣＰＵ１は、このリセット信号が解除された後、省電力制御部１９の内部バッファメモリに省電力フラグがあるか否かを判定する。 - 特許庁

When the end code flag becomes active, an image write end judgment part 26 judges that the write of the image data has been completed, and an image memory access control part 16 performs a terminate processing.例文帳に追加

画像書き込み終了判定部２６は、終了コードフラグがアクティブとなっていることで、画像データの書き込み終了を判定し、画像メモリアクセス制御部１６が終了処理を行う。 - 特許庁

When a user segments a portion of the image based on a trimming range designated by the operation part 70, and records it in the memory 52, the system control part 50 determines whether to apply a rotation flag according to the direction of the segmented image.例文帳に追加

システム制御部５０は、ユーザーが操作部７０で指定したトリミング範囲に基づき画像の一部を切り出してメモリ５２に記録する際に、切り出した画像の向きに応じて回転フラグを付与するかどうかを判断する。 - 特許庁

Further, the control section copies the music data stored in the RAM 12a to a non-volatile memory 12b when the preservation flag is the '1', at the time of the end of the KARAOKE playing.例文帳に追加

さらに、カラオケ演奏が終了した時点で、保存フラグが「１」であると、ＲＡＭ１２ａに記憶された曲データを不揮発性メモリ１２ｂへコピーする。 - 特許庁

In a data control circuit 1, a warning status flag 409 is enabled when the free space in the buffer memory 3 decreases to a predetermined level, and control is performed for halting input data loading, upon detecting that the warning status flag 409 is enabled, while restart information for restarting output of the input data is held.例文帳に追加

バッファーメモリー部３の空き容量が減少し所定の容量になったときにワーニングステータスフラグ４０９を有効とし、ワーニングステータスフラグ４０９が有効であることを検知すると、入力データの取込み停止の制御を行うと共に、前記入力データの出力を再開させるための再開情報を保持するデータ制御回路１を提供する。 - 特許庁

A sequence flag monitoring part 41 detects the assert of a status check signal and notifies a buffer control part 42 of the detection, and the buffer control part 42 disables a buffer, and generates a bus access by controlling chip enable, output enable and address bus, and reads a sequence flag inside a flash memory, and starts the monitor of automatic erasing operation executing circumstances.例文帳に追加

シーケンスフラグ監視部４１はステータスチェック信号のアサートを検出したことをバッファ制御部４２に通知し、バッファ制御部４２によってバッファをディセーブルし、チップイネーブル、アウトプットイネーブル、アドレスバスを制御することによってバスアクセスを生成してフラッシュメモリ内部のシーケンスフラグをリードし、自動消去動作実行状況の監視を開始する。 - 特許庁

At the end of atomic operation, a memory access control part 133 stops the writing of the processing result data in the main memory 3 on the basis of an atomicity guarantee signal outputted from a judgment circuit 139 in accordance with the interruption detection flag 134 or the like.例文帳に追加

メモリアクセス制御部１３３は、アトミックオペレーションが終了するときに、割り込み検出フラグ１３４等に応じて判定回路１３９から出力されるアトミック性保証信号に基づき、処理結果データのメインメモリ３への書き込みを停止する。 - 特許庁

The write-protection control circuit receives an input of an address specifying a given area of the volatile memory, and generates a write-protection flag signal indicating whether the input address is an address corresponding to a write-protected area of the volatile memory or not.例文帳に追加

書き込み防止制御回路は揮発性メモリの所定の領域を指定するアドレスが入力され、入力されたアドレスが揮発性メモリの書き込み防止領域に対応するアドレスであるか否かを示す書き込み防止フラッグ信号を発生する。 - 特許庁

When stop control or abnormal control is completed and determination in step S32 becomes Yes, the engine ECU 20 stores the value of the current combined flag Fcon in built-in nonvolatile memory in step S38 and completes lock determination control.例文帳に追加

停止時制御または異常時制御が終了してステップＳ３２の判定がＹｅｓになると、エンジンＥＣＵ２０は、ステップＳ３８で内蔵する不揮発性メモリに現在の結合フラグＦｃｏｎの値を記憶してロック判定制御を終了する。 - 特許庁

A display control circuit reads the display images from the standard frame memory and the expansion frame memory and, if an overlay flag is set for the display images read from the standard frame memory, selects the ultrahigh-definition images read from the expansion frame memory for display on a display device.例文帳に追加

表示制御回路は、標準フレームメモリ及び拡張フレームメモリから表示イメージを読み出し、標準フレームメモリから読み出した表示イメージにオーバーレイフラグが設定されている場合には、拡張フレームメモリから読み出した超高精細イメージを選択して表示装置に表示させる。 - 特許庁

By referring to the used/unused flag register 44, an arbitration circuit 43 allows a plurality of parallel memory accesses on condition that no collision occurs between accesses to the same memory in the memory 38_0 to 38_3 by the decode processing part 33, the decode processing part 34, and the prefetch memory update control part 36.例文帳に追加

調停回路４３は、使用／未使用フラグレジスタ４４を参照することにより、復号処理部３３、復号処理部３４及びプリフェッチメモリ更新制御部３６によるメモリ３８＿０〜３８＿３内の同一メモリに対するアクセスが衝突しない限り、複数の並列的なメモリアクセスを可能とする。 - 特許庁

By a control circuit 2000, after receiving the flag signal by the control circuit, a memory device begins to output data associated with a previously received command onto at least one data signal line from a memory array in the predetermined number of read clock cycles, and the aforementioned number of read clock cycles is preliminarily determined according to a feature of signal propagation in order to equalize it to the read latency of the memory device.例文帳に追加

制御回路２０００は、制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータをメモリデバイスがメモリアレイから少なくとも１つのデータ信号線上に出力開始し、メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められる。 - 特許庁

An arithmetic circuit performs operation of the flag data stored in the flag register with a first test data stored in the data register for each cycle from the input time of the first test data to the plurality of number of cycles of the clock signal, and the data control circuit 1-2 generates test data to be written in the memory cell.例文帳に追加

そして、演算回路は、第１テストデータの入力時からクロック信号の複数サイクル目まで各々のサイクル毎に、フラグレジスタに記憶されたフラグデータとデータレジスタに記憶された第１テストデータとの演算を行って、前記データ制御回路１−２がメモリセルに書き込むテストデータを発生する。 - 特許庁

The semiconductor memory device includes a mode register control unit configured to receive address signals, a mode register write signal, and a mode register read signal, and generate a flag signal and at least one output information signal, and a global input/output line latch unit for transferring the output information signal to a global input/output line in response to the flag signal.例文帳に追加

アドレス信号、モードレジスタ書込み信号及びモードレジスタ読取り信号を受信し、フラグ信号及び少なくとも一つの出力情報信号を生成するモードレジスタ制御部と、前記フラグ信号に応答して前記出力情報信号をグローバル入出力ラインに伝達するグローバル入出力ラインラッチ部とを含む構成とした。 - 特許庁

An apparatus according to the present invention includes: a microcomputer; a memory block having three or more line memories; a dot clock generating circuit which generates a dot clock signal WDclk for memory writing operation and a dot clock signal RDclk for memory reading operation; a horizontal output generating circuit which generates a horizontal output signal H_out, a flag circuit; and a control circuit for the memories.例文帳に追加

本発明の装置はマイクロコンピューターと、３つ以上のラインメモリを有するメモリブロックと、メモリ記入動作のためのドットクロック信号ＷＤｃｌｋ及びメモリの読出動作のためのドットクロック信号ＲＤｃｌｋを発生するドットクロック発生回路と、水平出力信号Ｈ_out を発生する水平出力発生回路と、フラグ回路と、メモリの制御回路とを含む。 - 特許庁

A concealment and reading comparison circuit is connected between the detection circuit and the writing driver, and connects an error flag to the control logic circuit in response to comparison between a data bit in an input latch and a data out read from the memory array.例文帳に追加

隠し読出し比較回路は、検知回路と書込みドライバとの間に結合され、入力ラッチ内のデータビットとメモリアレイから読み出されたデータアウトとの間の比較に応答してエラーフラグを制御ロジック回路に結合する。 - 特許庁

The write-amplifier 23 writes selectively and simultaneously write-in data held in the write-register 22 corresponding to the set write-release flag Wrk in a memory cell array 11 when interruption of the burst cycle is indicated by a control signal/CE.例文帳に追加

ライトアンプ２３は，制御信号／ＣＥによってバーストサイクルの中止が指示されたとき，セットされているライトリリースフラグＷＲｋに対応するライトレジスタ２２ｋに保持されている書込データを，選択的に，且つ，同時にメモリアレイ１１に書き込む。 - 特許庁

When the determination shows "YES", the lock flag is set "on" and the lock command 1 or 2 is set for a communication data memory area of a control RAM 66 while "2685" or "5370" is set to the value of a lock counter as an initial value (S170 and S175).例文帳に追加

この判別が“ＹＥＳ”である場合、ロックフラグを“オン”にセットして、ロックコマンド１または２を制御ＲＡＭ６６の通信データ記憶領域にセットすると共に、ロックカウンタの値に初期値として“２６８５”または“５３７０”をセットする（Ｓ１７０，Ｓ１７５）。 - 特許庁

If the front of a frame pulse of an output video signal arrives during making a field discontinuity decision due to connection photographing, a field output flag is erected, and a reading from a frame memory 1 is defined as double reading of the same field made by a second reading control circuit 5.例文帳に追加

そして、つなぎ撮りによるフィールド不連続判定されている期間中に、出力映像信号のフレームパルスの先頭が来た場合、フィールド出力フラグを立て、フレームメモリ１からの読み出しを第２の読出制御回路５による同一フィールドの２度読みとする。 - 特許庁

On the other hand, when those passwords are different (S25: NO) as the comparison result of step S24, the control part turns on a start password request flag stored in the memory (S27), and shuts down the projector 1, and turns off the power source of the device main body (S28).例文帳に追加

一方、上記２４の比較の結果、パスワードが一致していない場合（Ｓ２５でＮＯ）、制御部は、メモリに記憶された起動パスワード要求フラグをオンにした後（Ｓ２７）、プロジェクタ１をシャットダウンし、装置本体の電源をオフ状態にする（Ｓ２８）。 - 特許庁

Then, the power supply control part 1043 sets the value of a USB power supply flag stored in the memory 1044 to "1" to enable USB power supply, and sets the respective parts of the USB controller 105, external hardware 112 and a power supply circuit 108 or the like according to the selected power supply mode.例文帳に追加

そして、給電制御部１０４３は、記憶部１０４４に記憶されたＵＳＢ給電フラグの値を‘１’にして、ＵＳＢ給電を可能にする設定を行なうと共に、選択した給電モードに応じてＵＳＢコントローラ１０５、外部ハードウェア１１２、電源回路１０８等の各部を設定する。 - 特許庁

The disk reader 107 continuously reads the data in areas A-C and outputs them to the DMA processing part 103, and in the case that the transfer control flag of the transfer command data string is '10', the read data are not transferred to the memory 105.例文帳に追加

ディスク読取装置１０７は領域Ａ〜Ｃにおいて連続的にデータを読取りＤＭＡ処理部１０３へ出力するが、転送コマンドデータ列の転送制御フラグが「１０」である場合には、読取られたデータは、メモリ１０５には転送されない。 - 特許庁

In teaching operation or the like, when moving from a current position P(n-1) to the next instruction position P(n), a robot reference point passes through cells C11 and C12, and a flag is set for information of the cells C11 and C12 stored in a nonvolatile memory of the robot control device.例文帳に追加

教示操作等において、現在位置Ｐ（ｎ−１）から次の指令位置であるＰ（ｎ）に移動する際に、ロボットの参照点はセルＣ１１及びＣ１２を通過しているので、ロボット制御装置の不揮発性メモリに格納されているセルＣ１１及びＣ１２の情報に対してフラグが立てられる。 - 特許庁

A refreshing control part raises a flag to a memory and reserves the execution of the refreshing process (step 4) when the number of sheets of paper with the toner transferred reaches a number which is specified beforehand (YES in step 2) and when an average value D of printing ratio at this time is smaller than a value which is specified beforehand (YES in step 3).例文帳に追加

リフレッシュ制御部は、トナーが転写された用紙の枚数が、予め定める数になり（ステップＳ２でＹＥＳ）、このときの印字率の平均値Ｄが、予め定める値よりも小さい場合（ステップＳ３でＹＥＳ）、メモリーにフラッグを立てて、リフレッシュ工程の実行を予約する（ステップＳ４）。 - 特許庁

In the adaptor 30, a control circuit 41 is provided for controlling the switching circuit 48 based on the flag stored in the memory circuit 61 of the secondary battery 50, when the secondary battery 50 is attached to the charger 10 via the adaptor 30.例文帳に追加

そして、アダプタ３０には、二次電池５０がアダプタ３０を介して充電器１０に装着されたときに、二次電池５０のメモリ回路６１に記憶されているフラグに基づいて切替回路４８を制御する制御回路４１が設けられている。 - 特許庁

The moving image processor is provided with an address generation circuit 40 for a decode processing part 33, an address generation circuit 41 for a decode processing part 34, an address generation circuit 42 for a prefetch memory update control part 36, and a used/unused flag register 44 showing whether each of the memories 38_0 to 38_3 is accessed or not.例文帳に追加

復号処理部３３用のアドレス生成回路４０、復号処理部３４用のアドレス生成回路４１、プリフェッチメモリ更新制御部３６用のアドレス生成回路４２、メモリ３８＿０〜３８＿３の各々がアクセスされているか否かを示す使用／未使用フラグレジスタ４４を設ける。 - 特許庁

If the instruction is a fast-forward, the equipment sets on the moving part weight estimating flag FL, and determines whether the processing program terminates or not and if the processing program terminates, the equipment stores the name of executed processing program and the optimal control parameters in the non-volatile memory and the process ends (SA8-SA11).例文帳に追加

早送り指令の場合には、可動部重量推定フラグＦＬをオンし、加工プログラムの終了か否か判断し、加工プログラムが終了の場合には、実行した加工プログラム名と設定された最適制御パラメータを不揮発性メモリに記憶して処理を終了する（ＳＡ８〜ＳＡ１１）。 - 特許庁

When a power is supplied to a slot machine by a power switch in starting the business of a Pachinko parlor, a control part refers to a RAM area of a memory to check the flags and determines whether or not a BB flag is written therein.例文帳に追加

パチンコ店の営業開始にあたり電源スイッチによってスロットマシンの電源が投入されると、制御部はメモリのＲＡＭ領域を参照してフラグチェックを行い、ＢＢフラグが書き込まれているか否かを判定する。 - 特許庁

When a call originator will input a receiver telephone number, a predetermined flag signal (4) is transmitted, and a telephone exchange function body is allowed to control so as to transmit the telephone number substitute word (2) registered in the user ID data registration memory area to a receiver telephone set (7) to (8).例文帳に追加

発信者が受信者電話番号を入力する際に、予定のフラグ信号（４）が送信されて、前記使用者ＩＤデータ登録メモリ領域に登録されている前記電話番号置換言葉（２）を受信者電話機に伝達させるように電話交換機能体に制御させる（７）〜（８）。 - 特許庁

The control part 11 records the log information in a temporary buffer 154 if the erasing flag 152 is on when the event of recording the log information has occurred, and copies the contents of the temporary buffer 154 in the flash memory during idling.例文帳に追加

また、制御部１１は、ログ情報の記録を行う事象が発生した場合に消去中フラグ１５２がオンであれば、一時バッファ１５４にログ情報を記録し、アイドル状態時に一時バッファ１５４の内容をフラッシュメモリ１２にコピーする。 - 特許庁

A reply judging part 107 retrieves a data base memory 110 on the basis of an electronic mail address extracted by a main control 108, and it is judged by reply flag data retained corresponding to the address that a reply is made or not.例文帳に追加

返信判定部１０７は、主制御部１０８が抽出したたとえば電子メールアドレスにもとづいてデータベースメモリー１１０を検索し、同アドレスに対応づけて保持されている返信フラグデータにより、返信を行うか否かを判定する。 - 特許庁

When the data processing section (control section) 26 confirms that a flag of a register in a RAM 29 is set to "1" after the data processing section 26 is reset due to occurrence of any malfunction, the data processing section 26 extracts image data stored in a second memory 28.例文帳に追加

データ処理部２６が何らかの誤作動を起こすなどしてリセットされた後に、データ処理部２６が、ＲＡＭ２９内のレジスタのフラグが１になっていることを確認すると、このデータ処理部２６によって、第２のメモリ２８に格納された画像データが取り出される。 - 特許庁

A CPU sets a non-rewritable area on a nonvolatile memory 6 according to a system initialization program stored in a boot ROM, and an access control circuit controls rewriting to either permit or inhibit it according to a write flag F set on the non-rewritable area.例文帳に追加

ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ６上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグＦに従ってアクセス制御回路が書き換え許可／禁止の制御を行う。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

This engine device includes: an exhaust emission control device 50 arranged in an exhaust route of the engine 70; the ECU 11 controlling drive of the engine 70; and a rewritable variable memory means 33 storing a general regeneration program GPM, which selectively carries out any one of a plurality of generation modes relative to the exhaust emission control device 50, and a flag table FT corresponding to any regeneration mode.例文帳に追加

本願発明のエンジン装置は、エンジン７０の排気経路に配置された排気ガス浄化装置５０と、前記エンジン７０の駆動を制御するＥＣＵ１１と、前記排気ガス浄化装置５０に対する複数の再生モードのいずれかを選択的に実行する汎用再生プログラムＧＰＭと、任意の再生モードに対応するフラグテーブルＦＴとを記憶する書換可能な可変記憶手段３３を備える。 - 特許庁

A write prohibition control signal generating circuit 11 reads three write prohibition flags stored respectively in security flag storing regions of memory blocks 50_1-50_2 and having the same contents, discriminates a prohibition/permission state by performing discrimination by decision by majority, and decides the logic of a write prohibition control signal.例文帳に追加

書き込み禁止制御信号生成回路１１は、メモリブロック５０_１〜５０_３のセキュリティフラグ格納領域にそれぞれ格納された同一内容の３つの書き込み禁止フラグを読み出し、多数決判定を行うことにより禁止／許可状態の判定を行って書き込み禁止制御信号２０の論理を決定する。 - 特許庁

When the receiving part 13 of a radio part receives and demodulates a transmission signal from a radio base station and decoded data decoded by the decoder 23 of a controlling part 2 is inputted to a control processing circuit part 21, the part 21 detects whether a portable telephone set is in a voice communication state or the other states and stores the current state in a voice communication state flag memory 22.例文帳に追加

無線基地局からの送信信号を無線部の受信部１３で受信して復調し、制御部２の復号器２３で復号した復号データを制御処理回路部２１に入力すると、制御処理回路部２１が携帯電話機の状態が音声通話状態か、それ以外の状態かを検出し、現在の状態を音声通話状態フラグメモリ２２に記憶する。 - 特許庁

The compressed OSD image stored in the compressed OSD image data memory 2 is compressed by the JPEG system with the OSD image formed by setting a decision flag at an MSB of either of a Y component or C component, adding an offset value to the display portion, forming the non-display portion to a prescribed size and incorporating a control parameter therein.例文帳に追加

圧縮OSD画像データメモリ２に記憶される圧縮OSD画像データは、Ｙ成分またはＣ成分のいずれか一方のMSBに判定フラグが設定され、表示部分にオフセット値が加算され、非表示部分は所定の大きさにされ、そして制御パラメータが組み込まれたOSD画像データがJPEG方式で圧縮されたものである。 - 特許庁

A command register 15 and a command decoder 16 are built in a memory control circuit 3 and erasing operation, 1st writing operation and 2nd writing operation are allowed to be controlled by each command from a CPU 1 and each operation is performed independently, so that the conventional reading operation of recall 1 and recall 2 is removed and a flag circuit is removed from a buffer circuit.例文帳に追加

メモリ制御回路３内にコマンドレジスタ１５とコマンドデコーダ１６を設け、消去動作、第１の書込動作、第２の書込動作をＣＰＵ１からのコマンドによって制御可能とすることにより、各々の動作を独立して制御することより、従来のリコール１、リコール２の読み出し動作をなくし、また、バッファ回路に設けられたフラグ回路を除去した。 - 特許庁

In the case where the flag stored in the third storage section indicates the readout success of the latest data during data move processing by the data move processing section, control means determines whether write is performed on the same logical address of the memory section during the move processing of the data and, in the case where write is performed, invalidates the move processing of the data.例文帳に追加

制御手段は、前記データ移動処理部によるデータの移動処理において、前記第３の記憶部に記憶された前記フラグが最新データの読み出し成功を示す場合、前記データの移動処理中に前記メモリ部の同一論理アドレスに対して、書き込みが行われたかどうかを判定し、書き込みが行われている場合、前記データの移動処理を無効化させる。 - 特許庁