「memory controller」に関連した英語例文の一覧と使い方(78ページ目) - Weblio英語例文検索

To efficiently execute the preview display control of image data to be preview-displayed by establishing memory use configurations suitable for image display system configurations to be identified by a display controller, and establishing the optimal memory use configurations whether the display system is a color system or a black and white system.例文帳に追加

表示制御装置により識別される画像表示システム形態に適応したメモリ使用形態を確立して、表示システムがカラーシステムであっても、白黒システムであっても最適なメモリ使用形態を確立して、プレビュー表示すべき画像データのプレビュー表示制御を効率良く行えることである。 - 特許庁

The second controller receives the rewrite information 20, converts an address having overrun the final address of the first address area 31 into a new address obtained by subtracting the final address from the overrun address, and stores the second information 22 on the new address matching a second memory address area 42 into a second memory 14a.例文帳に追加

第２制御装置は書換情報２０を受信して、第１アドレス領域３１の最終アドレスを超えたアドレスを、該アドレスから最終アドレスを差し引いて得られる新たなアドレスに変換して、第２メモリアドレス領域４２に対応する新たなアドレスの第２情報２２を第２メモリ１４ａに記憶する。 - 特許庁

If pixel data of a plurality of lines, which are read from a memory 3 (a reference image memory 30), are in the same bank, a conflict bank preceding reading controller 10 precedingly reads pixel data of the other lines, and a read data storage circuit 20 stores them until they are inputted into a PE array part 4.例文帳に追加

メモリ３（参照画像メモリ３０）から読み出す複数ラインの画素データが同一バンクにある場合に，競合バンク先行読み出し制御部１０によって，一方のラインの画素データを先行して読み出し，読み込みデータ保持回路２０によってＰＥアレイ部４への入力タイミングまで保持しておく。 - 特許庁

This device has dedicated magnetic disk devices 7f and 7g for temporarily holding data which are read into a cache memory 31 or data to be directly recorded in a logic unit 6 without being held in the cache memory 31 when recording data in the logic unit 6 and a controller 8 for controlling the dedicated magnetic disk devices 7f and 7g.例文帳に追加

論理ユニット６へデータ記録時に、キャッシュメモリ３１に読み込まれたデータ或いはキャッシュメモリ３１に保持されることなく直接論理ユニット６へ記録されるデータを一旦保持するための専用磁気ディスク装置７ｆ、７ｇと、専用磁気ディスク装置７ｆ、７ｇを制御するコントローラ８とを有することを特徴とする。 - 特許庁

A toy body 1 is provided with a memory part 3 storing voice data, a monitoring means 2 monitoring the opening and closing of the door of the storage device, and a controller 5 reading a prescribed voice data from the memory part 3 based on the monitored result of the monitoring means 2 and outputting the voice information to a voice output part 4.例文帳に追加

玩具本体１に音声データを記憶した記憶部３と、収納装置の扉の開閉を監視する監視手段２と、該監視手段２の監視結果に基づいて上記記憶部３から所定の音声データを読み出して音声出力部４に音声情報を出力させる制御部５とを備えた。 - 特許庁

A selector 4 is controlled to select pixel data which are transmitted from the DMA controller 3 and inputted to a '0' side terminal or pixel data which are fed back from the line memory 5 and inputted to the '1' side terminal in accordance with the level of a line signal SLN inputted from the resolution conversion part 6 and to output it to the line memory 5.例文帳に追加

セレクタ４は、解像度変換部６から入力するライン信号ＳＬＮのレベルに応じて、ＤＭＡコントローラ３から伝達され「０」側端子に入力する画素データと、ライン・メモリ５から帰還して「１」側端子に入力する画素データとの何れかを選択してライン・メモリ５に出力するよう制御される。 - 特許庁

A controller 100a records identification information of a cell which received notification information and identification information of a position registration area to which the cell belongs correspondingly in a cell information memory area 1041, and also, records identification information of the position registration area where a position registration is lastly made, in a position registration area memory area 1042.例文帳に追加

制御部１００ａは、報知情報を受信したセルの識別情報と、そのセルが属する位置登録エリアの識別情報を対応づけてセル情報記憶エリア１０４１に記録しておくとともに、最後に位置登録を行った位置登録エリアの識別情報を位置登録エリア記憶エリア１０４２に記録しておく。 - 特許庁

Decoders 103-1 and 104-1 in the memory controller 200 determine load levels by report results of the connected number of memory devices, increase cycle numbers of issuing command and address signals in the case that a high load level is determined, and reduces the cycle number in the case that a low load level is determined.例文帳に追加

メモリコントローラ２００内のデコーダ１０３−１，１０４−１は、メモリデバイス接続個数の通知結果より負荷レベルを判定し、負荷レベルが大きいと判定された場合はコマンド／アドレス系信号を発行するサイクル数を多くし、負荷レベルが少ないと判定された場合には前記サイクル数を少なくする。 - 特許庁

This memory controller 10 performs a coordinate transformation by either of coordinate transformation circuits 09 and 11 in accordance with data set from an image processor 00, and an address generation circuit 17 generates a linear address in the image memory 23 on the basis of data representing generated X and Y coordinates.例文帳に追加

メモリ制御装置１００は、画像処理装置００から設定されたデータに応じて、座標変換回路０９乃至１１の何れかによって座標変換を行い、アドレス生成回路１７は、生成されたＸ座標及びＹ座標を表わすデータに基づいて、画像メモリ２３内におけるリニアアドレスを生成する。 - 特許庁

The controller 100 includes: a memory 101; a communication interface 105 for receiving the image of the visitor from the camera; and a processor 110 which acquires identification information for identifying a registered person, associates the identification information with feature information obtained from the image of the visitor, and stores thereof in the memory 101.例文帳に追加

コントローラ１００は、メモリ１０１と、カメラから訪問者の画像を受信するための通信インターフェイス１０５と、登録者を識別するための識別情報を取得して、識別情報と訪問者の画像から得られる特徴情報とを対応付けてメモリ１０１に記憶するためのプロセッサ１１０とを含む。 - 特許庁

A cartridge memory 501 to record information with respect to the use state of an apparatus, an arithmetic part 503 to compare the information recorded in the cartridge memory 501 with previously stored information, and a destaticization controller 500 to operate the static eliminator 301 on the basis of the decision of the arithmetic part 503 are provided to an image forming apparatus.例文帳に追加

装置の使用状況に関する情報を記録するカートリッジメモリ５０１と、カートリッジメモリ５０１に記録された情報と、予め記憶していた情報とを比較する演算部５０３と、演算部５０３の判断に基づいて、除電装置３０１を動作させる除電制御装置５００と、を備える。 - 特許庁

This memory system includes the flash memory, a central processing unit, and a flash controller provided with an address set by the central processing unit when operating a copy-back program, and a control register, and for controlling hardware-likely the operation of the copy-back program, in response to information stored in the register without break-in of a firmware.例文帳に追加

フラッシュメモリと、中央処理装置と、コピーバックプログラムの動作時に中央処理装置によって設定されるアドレス及び制御レジスタを具備し、ファームウエアの介入なしにレジスタに格納された情報に応じてフラッシュメモリのコピーバックプログラムの動作をハードウェア的に制御するフラッシュコントローラと、を備える。 - 特許庁

In a display apparatus, a processor 28 processes a block corresponding to a start image and stop image with an interpolation function to generate each intermediate block, a controller multiplier 32 replaces only several data in an output video memory 30 with corresponding data of intermediate blocks among frame outputs from the memory 30.例文帳に追加

プロセッサ２８は、開始画像と終了画像の対応するブロックを補間関数によって処理し、それぞれの中間ブロックを生成し、コントローラ乗算器３２は、出力ビデオメモリ３０からのフレーム出力間において、出力ビデオメモリ３０内の幾つかのデータのみを中間ブロックの対応するデータで置換する。 - 特許庁

A memory system creates transfer order information showing transfer order from plural storage areas according to logical address order and storage location specified by a read command and controls a memory controller according to the created transfer order information to execute read-out from the plural storage areas according to the transfer order information.例文帳に追加

リードコマンドが指定する論理アドレス順および記憶位置にしたがった複数の記憶領域からの転送順を示す転送順情報を作成し、作成した転送順情報にしたがってメモリコントローラを制御して転送順情報にしたがった複数の記憶領域からのリードアウトを実行させる。 - 特許庁

The controller 21 stores identifier information about a received radio signal and information related to a time when the radio signal is received in a nonvolatile memory 25, and displays on a display 28 history information stored in the nonvolatile memory 25 as a reception history according to a user's instruction inputted from an operation part 26.例文帳に追加

コントローラ２１は、受信した無線信号についての識別子情報と、無線信号を受信した時点の時刻に関する情報とを不揮発性メモリ２５に格納すると共に、操作部２６から入力されたユーザの指示に従い、不揮発性メモリ２５に格納された履歴情報を「受信履歴」として表示部２８に表示する。 - 特許庁

A controller part 101 divides bitmap data into odd line data and even line data, switches line data obtained by the division to the memory bank of a corresponding SDRAM 107 according to the odd/even of each line and collectively fetches the bitmap data of odd and even lines by one time DMA access while synchronizing with the memory bank switching.例文帳に追加

コントローラ部１０１は、ビットマップデータを奇数ラインデータおよび偶数ラインデータに分割し、分割により得られたラインデータを各ラインの奇数偶数に従って対応する、ＳＤＲＡＭ１０７のメモリバンクに切り換え、メモリバンク切り換えに同期させて１回のＤＭＡアクセスで奇数、偶数ラインのビットマップデータを一括して取り込む。 - 特許庁

Additionally, the memory controller has an address decoder 31 for decoding an address output from the master 20 to output a decode result on the basis of the set access mode, and selectors 42-1, 42-2 for selecting access information including the decode result to be supplied to the embedded memory, in response to the set access mode.例文帳に追加

更に、設定されたアクセスモードに基づき、マスタ２０から出力されたアドレスをデコードしてデコード結果を出力するアドレスデコーダ３１と、設定されたアクセスモードに応答して、内蔵メモリに供給するためのデコード結果を含むアクセス情報を選択するセレクタ４２−１，４２−２とを有している。 - 特許庁

To provide a serial communication controller for solving the necessity to have two memories for transmission and reception in order to avoid simultaneous access to a memory because a transmission side DMA and a reception side DMA sometimes access the memory at the same time in the case simultaneous transmission and reception operations by using DMA transfer.例文帳に追加

ＤＭＡ転送を使って同時送受信動作を行う場合に、送信側ＤＭＡおよび受信側ＤＭＡで同時にメモリにアクセスしてしまうことがあるので、それを回避するために送信用および受信用に２個のメモリが必要になることを解決するシリアル通信制御装置を提供する。 - 特許庁

By a timing optimizing circuit 51, transmission timings in a DQ0 transmitting/receiving circuit 48, DQ1 transmitting/receiving circuit 49 and DQ2 transmitting/receiving circuit 50 are adjusted so that the data signals of each bit of data signals DQ0-DQ2 to be transmitted by a memory controller 41 can be received at a center point by a memory 42.例文帳に追加

タイミング最適化回路５１により、ＤＱ０送受信回路４８、ＤＱ１送受信回路４９およびＤＱ２送受信回路５０における送信タイミングを調整し、メモリ４２が、メモリコントローラ４１が送信するデータ信号ＤＱ０〜ＤＱ２の各ビットのデータ信号をセンターポイントで受信できるようにする。 - 特許庁

The controller is provided with a system interface connected electrically to a computer system, a memory interface connected electrically to the memory module, a data buffer for buffering a data, and a data compression/depression module connected electrically to the data buffer via an interactive bus to compress/depress the data stored in the data buffer.例文帳に追加

コントローラは、コンピュータシステムに電気的に接続されたシステムインターフェイスと、メモリーモジュールに電気的に接続されたメモリーインターフェイスと、データをバッファリングするためのデータバッファと、データバッファに記憶されたデータを圧縮/解凍するために、双方向バスを介してデータバッファに電気的に接続されたデータ圧縮/解凍モジュールとを備える。 - 特許庁

This memory controller making access to the flash memory including a plurality of blocks on the basis of a logic block address is provided with a detection means detecting an illicit mapping block with an allocated logic block address ineffective for the respective blocks and a deletion means deleting the illicit mapping block detected by the detection means.例文帳に追加

論理ブロックアドレスに基づいて複数のブロックを含むフラッシュメモリにアクセスするメモリコントローラであって、それぞれのブロックにとって有効でない論理ブロックアドレスが割り当てられた不正マッピングブロックを検出する検出手段と、検出手段により検出された不正マッピングブロックをブロック消去する消去手段とを備えている。 - 特許庁

The controller chip can control for encrypting data input via the data input/output terminal and storing them in the nonvolatile memory chip and control for reading and decoding the encrypted data stored in the nonvolatile memory chip and outputting them via the data input/output terminal.例文帳に追加

コントローラチップは、前記データ入出力端子を介して入力されたデータを暗号化して不揮発性メモリチップへ記憶させる制御が可能であり、また不揮発性メモリチップに暗号化して記憶されているデータを読み出し復号化して前記データ入出力端子を介して出力する制御が可能である。 - 特許庁

An internal state memory 14 of the active subscriber circuit 1 always stores information with respect to a state of the active subscriber circuit 1 and transfers this information to a storage device 30 of a host controller 20 and the storage device stores this information.例文帳に追加

加入者回路１の内部状態メモリ１４は、常に、加入者回路１の状態に関する情報を記憶しており、この情報は、上位制御装置２０の記憶装置に転送されて記憶されている。 - 特許庁

The first controller 6a reads data from the first memory 4a in response to each of two read commands, and returns the read data to the first DMA engine 10a and the second DMA engine 10b.例文帳に追加

第１コントローラ６ａは、２つの読み出しコマンドのそれぞれに応答して、第１メモリ４ａからデータを読み出し、読み出されたデータを第１ＤＭＡエンジン１０ａ及び第２ＤＭＡエンジン１０ｂのそれぞれに返信する。 - 特許庁

A DMA controller 14 changes a transfer size every time when the data is DMA-transferred to a memory, in accordance with a SL bit added to the data transmitted from the external and received by a communication block 17.例文帳に追加

ＤＭＡコントローラ１４は、外部より送信され、通信ブロック１７により受信されたデータに付加されているＳＬビットに応じて、データを、メモリ１３にＤＭＡ転送する毎にその転送サイズを変化させる。 - 特許庁

A still picture of an XGA size photographed by a CCD 2 is written in a DRAM 9 via a memory controller 5, an encoder/decoder 15 compresses the picture by means of the JPEG and the compressed image is recorded in an external storage medium 11.例文帳に追加

ＣＣＤ２により撮影されたＸＧＡサイズの静止画がメモリコントローラ５を介してＤＲＡＭ９に書込まれ、エンコーダ／デコーダ１５によりＪＰＥＧで圧縮され、外部記憶媒体１１に記録される。 - 特許庁

A signal line driving circuit 2 in the liquid crystal display device of this invention has a data sampling circuit 11, a latch circuit 12, a D/A converter 13, an amplifier 14, a selector 15, a timing adjustment circuit 16, and a memory controller 17.例文帳に追加

本発明の液晶表示装置内の信号線駆動回路２は、データサンプリング回路１１と、ラッチ回路１２と、Ｄ／Ａ１３と、アンプ１４と、セレクタ１５と、タイミング調整回路１６と、メモリコントローラ１７とを有する。 - 特許庁

In the case of receiving the photographed image, the memory controller 5 uses an arithmetic circuit of a horizontal pixel number conversion section 51 to conduct horizontal pixel number conversion and the vertical line number of the image is converted by a software stored in a CPU 12.例文帳に追加

撮影画像の取り込み時に、メモリコントローラ５は、水平画素数変換部５１によって水平画素数変換を演算回路によって行い、ＣＰＵ１２のソフトウェアにより垂直ライン数変換を行う。 - 特許庁

There are provided a remote control main body 1 for outputting an infrared light remote control signal based on a key operation of an operator; and a memory controller 2 for receiving a remote control signal from this remote control main body 1 to control a TV set 3.例文帳に追加

操作者のキー操作に基づいて赤外線リモコン信号を出力するリモコン本体１と、このリモコン本体１からのリモコン信号を受信してテレビ受像機３を制御するメモリコントローラ２とを有する。 - 特許庁

When a refresh occurs during reading and scanning of the memory 120, a display controller 130 skips the reading of the grayscale data corresponding to rows subsequent to the row that is read and scanned when the refresh occurs.例文帳に追加

表示メモリ１２０の読出走査の途中で、書換が発生したとき、ディスプレイコントローラ１３０は、書換が発生したときに読出走査していた行の次行以降に相当する階調データの読出をスキップさせる。 - 特許庁

The optical disk read controller reads data from an optical disk while look-ahead processing based on an instruction from a host computer, stores the read date in a cache memory and makes them read by the host computer.例文帳に追加

本光ディスク読み取り制御装置は、ホストコンピュータからの命令に基づいて、先読み処理を行いつつ、光ディスクからデータを読み取り、読み取られたデータを、キャッシュメモリに格納しホストコンピュータに読み出させる。 - 特許庁

In addition, after a phase for a clock signal of the data signal is retained, the memory controller periodically generates sampling clocks; and also the phase of the data signal is adjusted according to the sampling clocks after the phase retention in the DRAMs.例文帳に追加

更に、DRAMで、データ信号のクロック信号に対する位相が保持された後、メモリコントローラは周期的にサンプリングクロックを発生し、他方、DRAMでは、位相保持後、サンプリングクロックにしたがって、データ信号の位相を調整する。 - 特許庁

A system controller 30 selects a designated image from an image group consisting of a single image and a representative image of a set image recorded in a memory card 20 through the operations of left/right keys of a selection use cross button 34B.例文帳に追加

システムコントローラ３０は、選択用十字ボタン３４Ｂの左右キーの操作により、メモリカード２０に記録された単独画像と組画像の代表画像とからなる画像群から指定の画像を選択する。 - 特許庁

The computer system 1 of the present invention is equipped with host devices such as a processor 2 and a memory 3, an input/output device 5 and an input/output controller 4 provided between the input/output device 5 and the host devices.例文帳に追加

本発明によるコンピュータシステム１は，プロセッサ２，メモリ３のような上位装置と，入出力装置５と，入出力装置５と該上位装置との間に設けられている入出力制御装置４とを具備する。 - 特許庁

A power supply circuit 10 generates power for driving a processor 8, a memory 9, a display part 2, a data wiring driving signal 3, a data wiring driving signal 4 and a timing controller 5 based on the signal obtained by the detection circuit 7.例文帳に追加

この検波回路７により得られた信号により、電源回路１０は、プロセッサ８、メモリ９、表示部２、データ配線駆動信号３、データ配線駆動信号４、タイミングコントローラ５を駆動する電力を発生させる。 - 特許庁

A recording changeover section 31 switches the recording medium to the memory card 50 in the case of photographing a moving picture in a system controller 3 when an MO residual capacity detection section 30 discriminates that the residual capacity in the MO disk 60 is insufficient.例文帳に追加

システムコントローラ３では、記録切替部３１は動画撮影時に、ＭＯ残容量検出部３０によりＭＯディスク６０の残容量が不十分であると判定されると、記録媒体をメモリカード５０に切替える。 - 特許庁

To provide a CPU controller enabling an efficient memory access without providing an exclusive terminal for program trace or a terminal exclusive for communication between a CPU and a control device in debugging of a program of the CPU.例文帳に追加

ＣＰＵのプログラムのデバッグ時において、プログラムトレースのための専用端子や、ＣＰＵと制御デバイスとの間の通信専用端子を設けることなく、効率の良いメモリアクセスを可能とするＣＰＵ制御装置を提供する。 - 特許庁

From 3-line CCDs 101 of R, G, and B, R, G, and B image data having time differences corresponding to the arrangement of the respective CCDs are obtained and stored in a memory 105 under the control of a DMA controller 104.例文帳に追加

ＲＧＢの３ラインＣＣＤ１０１からは、各ＣＣＤの配置に応じた時間差を持つＲＧＢ画像データが得られ、各画像データはＤＭＡコントローラ１０４に制御されてメモリ１０５に記憶される。 - 特許庁

A controller 101 retrieves a program that has the designated retrieval word as a part or all of the information on the basis of the program information IPG and stores the information of the program to a memory of itself.例文帳に追加

コントローラ１０１は、番組情報ＩＰＧに基づいて、指定された検索語を情報の一部または全部として持つ番組を検索し、その番組の情報をコントローラ１０１内のメモリに格納しておく。 - 特許庁

An arithmetic processing instruction to a main arithmetic circuit (20) is stored in a micro-instruction memory (21) in the form of a microprogram, and the operation control of a main arithmetic circuit is executed under the control of a controller 22 according to the microprogram.例文帳に追加

主演算回路（２０）に対する演算処理命令を、マイクロ命令メモリ（２１）にマイクロプログラムの形態で格納し、このマイクロプログラムに従ってコントローラ２２の制御の下に主演算回路の動作制御を実行する。 - 特許庁

In addition, switching means 201, 204 to switch a connection path between the connector and the memory controller 205 in the main substrate to a path to use it as the normal Centronics and a path to use the expansion circuit 203 are provided.例文帳に追加

又、前記コネクタとメイン基板内のメモリコントローラ２０５との間の接続経路を、通常のセントロニクスとして使用する経路と、増設回路２０３を用いる経路とに切り換える切換手段２０１、２０４を設ける。 - 特許庁

The integrated chip is further provided with a memory controller that adjusts a reading request and a writing request from the comb line filter to the frame buffer and a reading request and a writing request from the IPC to the frame buffer.例文帳に追加

集積チップは、櫛形フィルターからフレームバッファへの読取り要求および書込み要求とIPCから当該フレームバッファへの読取り要求および書込み要求とを調整するメモリコントローラを更に備えている。 - 特許庁

To provide a semiconductor device capable of improving performance by mounting a plurality of memory chips and a controller chip on a substrate, and providing a chip layout reducing the length of wiring among chips.例文帳に追加

基板上に複数のメモリチップとコントローラチップを搭載した半導体装置において、チップ間の配線を短縮するチップレイアウトを実現して性能向上を実現することができる半導体装置を提供する。 - 特許庁

A cache management module 33 receives a writing request accompanied with start of commit processing or check point processing from an NAS (Network Attached Storage) controller 10 and stores requested data on the cache block of a cache memory 32.例文帳に追加

キャッシュ管理モジュール３３は、ＮＡＳコントローラ１０からのコミット処理またはチェックポイント処理の開始に伴う書き込み要求を受けて、要求されたデータをキャッシュメモリ３２上のキャッシュブロックに格納する。 - 特許庁

Data such as Firm Ware of BIOS or CMOS which was conventionally stored in separate nonvolatile semiconductors memories present on a mother board is stored in one nonvolatile semiconductor memory connected to a base board management controller (BMC).例文帳に追加

マザーボード上に存在する別々の不揮発性半導体メモリに保存されていたＢＩＯＳのＦｉｒｍＷａｒｅ、ＣＭＯＳ等のデータをＢＭＣに接続された一つの不揮発性半導体メモリに格納する。 - 特許庁