「memory cycle time」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To shorten an access cycle time in a semiconductor memory performing automatic refresh operation.例文帳に追加

リフレッシュ動作を自動的に実行する半導体メモリにおいて、アクセスサイクル時間を短縮する。 - 特許庁

To shorten the access cycle time of a semiconductor memory having an error correction function.例文帳に追加

エラー訂正機能を有する半導体メモリのアクセスサイクル時間を短縮する。 - 特許庁

To output the hit rate of a cache memory within a certain cycle in real time.例文帳に追加

一定のサイクル内のキャッシュメモリのヒット率をリアルタイムに出力可能とする。 - 特許庁

To shorten inter-memory transfer time by performing transfer between memories in one cycle.例文帳に追加

メモリ間の転送を１サイクルにすることによりメモリ間転送時間を短縮すること。 - 特許庁

As a result, the access cycle time of the semiconductor memory having the error correcting function can be reduced.例文帳に追加

この結果、エラー訂正機能を有する半導体メモリのアクセスサイクル時間を短縮できる。 - 特許庁

To provide a semiconductor memory in which a cycle time can be shortened by increasing operation speed of address access.例文帳に追加

アドレスアクセスを高速化してサイクルタイムを短縮できる半導体記憶装置を提供する。 - 特許庁

A three-dimension image in each time phase of operation cycle prior performing treatment is captured and stored in the memory.例文帳に追加

治療に先立って周期動における各時相の三次元画像を撮像し、記憶しておく。 - 特許庁

To speed up a random access cycle by shortening a finish time of write operation into a memory cell in a semiconductor memory.例文帳に追加

半導体記憶装置において、メモリセルに対する書き込み動作の完了時間を短縮し、ランダムアクセスサイクルの高速化を図る。 - 特許庁

The cycle of this clock signal is set according to the information storing and holding time of the memory cell of a memory array 1 during the nonoperation.例文帳に追加

このクロック信号の周期は、非動作時におけるメモリアレイ１のメモリセルの情報記憶保持時間に応じて設定されている。 - 特許庁

To realize a high-integrated and high-speed nonvolatile memory stably operating a phase change memory in a short operation cycle time.例文帳に追加

短い動作サイクル時間で、相変化メモリの安定動作を可能とし、高集積な高速不揮発性メモリを実現する。 - 特許庁

To provide a semiconductor memory in which a memory cycle time can be shortened appropriately while securing reliability of operation.例文帳に追加

動作の信頼性を確保しつつ、好適にメモリサイクル時間の短縮化を図ることのできる半導体記憶装置を提供する。 - 特許庁

To decrease the cycle time of a memory by shortening time required for amplifying operation in a sense amplifier.例文帳に追加

センスアンプでの増幅動作にかかる時間を短縮し、メモリのサイクルタイムをより高速化できるようにする。 - 特許庁

To provide a semiconductor memory in which a refresh-cycle time can be shortened and power consumption at the time of refreshing can be reduced.例文帳に追加

リフレッシュサイクル時間を短縮でき、しかもリフレッシュ時の消費電力を低減できる半導体メモリを提供する。 - 特許庁

To provide a pulse radar device for reducing a necessary memory capacity, and shortening greatly a time required for a one-time detection cycle.例文帳に追加

必要なメモリ容量を低減するとともに、１回の検出サイクルに要する時間を大幅に短縮化したパルスレーダ装置を提供する。 - 特許庁

To provide a semiconductor memory apparatus in which a random cycle time (tRC) at the time of write-in operation can be reduced.例文帳に追加

書き込み動作時におけるランダムサイクルタイム(ｔＲＣ）を低減できる半導体記憶装置を提供する。 - 特許庁

A signal processor stores a frame data generated for each specified time cycle in a frame memory in time series manner when receiving a shutter command.例文帳に追加

信号処理部は、シャッター指令を受けると、所定の時間周期毎に生成したフレームデータを時系列にフレームメモリに格納する。 - 特許庁

According to the method, the memory access of the processor 120 to the memory 140 of the processor 110 is limited to one cycle, and memory sharing is realized in a fixed waiting time regardless of the difference of memory access speed.例文帳に追加

この方法によれば、第１プロセッサ１１０のメモリ１４０に対する、第２プロセッサ１２０のメモリアクセスは１サイクルに限定され、メモリアクセス速度の差に無関係に一定の待ち時間でメモリ共有が実現される。 - 特許庁

Since comparison and the generation of the address of the next memory cell can be performed in the latter half of the cycle time, the search can be completed just for the bus time of 'the number of times of repeated read of memory cells' + 'one time'.例文帳に追加

そして、サイクルタイムの後半の時間で、比較と次のメモリセルのアドレス生成を行う事ができるので、”メモリセルの繰り返しリード回数”プラス”１回”のバス時間のみで検索を終了する事ができる。 - 特許庁

An I/O memory control circuit 4 recognizes an I/O cycle or not, based on a signal from a CPU 1, and at the time of recognizing the I/O memory, generates three write timing in an I/O log storing memory 7 during the I/O cycle.例文帳に追加

Ｉ／Ｏ・メモリ制御回路４はＣＰＵ１からの信号を基にＩ／Ｏサイクルか否かを認識し、Ｉ／Ｏサイクルであることを認識するとそのサイクル中にＩ／Ｏログ格納メモリ７に対して３回の書込みタイミングを生成する。 - 特許庁

When the mode register control part 7 obtains indication of refresh time change from the control firmware 6, after a memory cycle performed now is finished, the mode register control part 7 makes a memory bus idle once, and generates a mode register setting cycle for setting refresh interval of a memory to be short.例文帳に追加

モードレジスタ制御部７はリフレッシュ時間変更の指示を制御ファームウェア６から得ると、現在行われているメモリサイクルが終了した後に一旦メモリバスをアイドルにし、メモリのリフレッシュ間隔を短く設定するためのモードレジスタ設定サイクルを生成する。 - 特許庁

The reverberation sound calculating part 4a reflects the sound signal from the microphone 1 which is detected this time to memory data one cycle before of the cycle of a reverberation sound by a set amount to make them the memory data of this time and outputs the memory data of one cycle before to a generation sound characteristic adjusting part 4b as a reverberation output signal.例文帳に追加

反響音演算部４ａでは、反響音の周期１周期前のメモリデータに今回検出したマイク１からの音信号を設定量反映させ今回のメモリデータとするとともに、１周期前のメモリデータを今回の反響出力信号として発生音特性調整部４ｂに出力する。 - 特許庁

To reduce access cycle time without enlarging a chip size in a semiconductor memory having an error correcting function.例文帳に追加

エラー訂正機能を有する半導体メモリにおいて、チップサイズを大きくすることなくアクセスサイクル時間を短縮する。 - 特許庁

The dynamic memory is required to perform a refresh operation in a fixed cycle even at the time of the power down mode.例文帳に追加

ダイナミックメモリは、パワーダウンモード時においても一定の周期でリフレッシュ動作を行う必要がある。 - 特許庁

To provide a synchronous semiconductor memory device wherein RAS active operation time (tRAS) is set according to the cycle (tCK) of a clock signal.例文帳に追加

ＲＡＳアクティブ動作時間（ｔＲＡＳ）がクロック信号の周期（ｔＣＫ）に応じて設定される同期型半導体記憶装置を実現する。 - 特許庁

To secure a long refresh cycle time by securing long data maintain period even when there is certain current leakage from a memory cell.例文帳に追加

メモリセルから少々の電流洩れがあっても、データ保持時間を長く確保して、長いリフレッシュサイクル期間を得る。 - 特許庁

To easily perform in a short time heat cycle tests of a shape memory alloy member repeated a multiplicity of times.例文帳に追加

多数回繰返しの形状記憶合金部材の熱サイクル試験を短期間で簡易的に行うことができるようにする。 - 特許庁

To improve transfer efficiency on a host bus by transferring payloads for plural cells to a host memory in the DMA cycle at a time.例文帳に追加

複数セル分のペイロードを１回のＤＭＡサイクルでホストメモリに転送することにより、ホストバス上の転送効率を向上させる。 - 特許庁

To provide a nonvolatile ferroelectric memory device and a driving method capable of minimizing a chip cycle time.例文帳に追加

チップサイクルタイムを最小化することができる不揮発性強誘電体メモリ装置並びにその駆動方法を提供する。 - 特許庁

To provide a testing method for a non-volatile memory in which reliability is kept, a cycle time is shortened, and a manufacturing cost is reduced.例文帳に追加

信頼性を維持しつつ、サイクル時間短縮およびコスト削減を図った、不揮発性メモリ検査方法を提供する。 - 特許庁

To shorten a cycle time in a data read-out operation even in a ferroelectric memory on which an ECC (Error Checking and Correcting) circuit is mounted.例文帳に追加

本発明は、ＥＣＣ回路を搭載した強誘電体メモリにおいて、データ読み出し動作時のサイクルタイムを短縮できるようにする。 - 特許庁

To provide an electrochemical display device with characteristics excellent in image memory time and a cycle life of a display operation.例文帳に追加

画像メモリ時間および表示動作のサイクル寿命において優れた特性を有する電気化学表示装置を提供する。 - 特許庁

On the other hand, in a write-in operation, data is transferred by 1 bit per one cycle at a time to the semiconductor memory device from the outside.例文帳に追加

一方書込動作では、毎サイクル１ビットずつ外部から半導体記憶装置にデータが転送されてくる。 - 特許庁

To provide a semiconductor memory in which a cycle time is improved, stable operation is secured, and power consumption is reduced.例文帳に追加

サイクルタイムが高められるとともに安定した動作が確保され、さらに消費電力の低減化が図られた半導体メモリを提供する。 - 特許庁

The number in the page number memory 123 is incremented by one, for example, one, each time a copy cycle with the page number of one page is performed.例文帳に追加

１ページのページ番号付きの複写サイクルが行われるたびにページ番号メモリ１２３の番号は増分値、例えば１だけ増加させられる。 - 特許庁

Further, the elapse time from the start of metering is calculated while adding a processing cycle T to be stored in the memory part THmin(n) (203).例文帳に追加

又、処理周期Ｔを加算しながら計量開始からの経過時間を求めメモリ部Ｔｍｉｎ（ｎ）に記憶する（２０３）。 - 特許庁

To provide a semiconductor memory in which a refresh cycle cannot be seen from the outside, the delay of data access time due to the refresh cycle is shortened.例文帳に追加

本発明は、外部からリフレッシュサイクルが見えず、かつリフレッシュサイクルによるデータアクセス時間の遅れを短縮する半導体記憶装置を提供することを目的とする。 - 特許庁

An encoder 21, a printing timing controlling unit 22, a cycle timer 23, a plurality of cycle time memory parts 24-26, and a printing timing pulse generating part 27 are provided.例文帳に追加

エンコーダ２１、印刷タイミング制御部２２、周期タイマ２３、複数の周期時間記憶部２４〜２６および印刷タイミングパルス発生部２７を備える。 - 特許庁

While the data received from the rewriting device in the current cycle are written in the memory, the data in the next cycle are received from the rewriting device so that the rewriting time can be shortened.例文帳に追加

今回のサイクルで前記書き換え装置から受信したデータをメモリに書き込んでいる間に、次のサイクルのデータを書き換え装置から受信するので、書き換え時間が短縮される。 - 特許庁

Since data can be sent in advance to the upstream section of a data path for writing at the time of performing late writing operation, the random cycle time at writing time can be shortened by making the writing speed of data in a memory cell faster in the next write cycle.例文帳に追加

レイトライト動作において、書き込みのデータパスにおける上流部側に予めデータを送り込むことができるので、次のライトサイクルにおいて、メモリセルにデータを書き込む動作を高速化して書き込み時のランダムサイクルタイムを短縮できる。 - 特許庁

If it is impossible to refresh the memory, a reference relationship is established so as to use the data within the refresh cycle of the external memory, while if it is possible to refresh the memory, the external memory is refreshed within the idle time.例文帳に追加

リフレッシュができない場合には使用データが外部メモリのリフレッシュサイクル以内に符号化において使用されるように参照関係を設定し、リフレッシュを行うことが可能な場合には、空き時間内に外部メモリのリフレッシュを行う映像符号化装置。 - 特許庁

Namely, the memory cell arrays 110-1 to 110-4 are sectioned into plural areas, wherein memory cells not to be read at the same time in the same cycle are arrayed.例文帳に追加

すなわち、メモリセルアレイ１１０−１〜１１０−４は、複数の領域に区分され、各領域内には、同一サイクルで同時に読み出しの対象とされないメモリセルが配列される。 - 特許庁

To improve access cycle time of a dynamic random access memory (DRAM) system having a plurality of memory cells constituted of rows and columns.例文帳に追加

ロウおよびカラムに編成された複数のメモリ・セルを有するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）システムのアクセス・サイクル・タイムを向上させる。 - 特許庁

In the field memory which performs reading/writing in a one-field unit, previous field data is read from a selection memory region during the time of one access cycle and the next field data is written therein.例文帳に追加

読出し／書込みを１フィールド単位で行うフィールドメモリにおいて、１アクセスサイクルの間に、選択メモリ領域から前フィールドデータを読出し、そこに次のフィールドデータを書込む。 - 特許庁

The memory device provided with SDRAM is a memory device controlling SDRAM performing burst access based on burst length, a cycle number counter setting the number of times of burst access based on the burst length at the time of initialization at which the burst length is set is provided, burst cycles in a read/write cycle are performed by the number of times set in the cycle number counter.例文帳に追加

ＳＤＲＡＭを備えたメモリ装置は、バースト長に基づくバーストアクセスを行うＳＤＲＡＭを制御するメモリ装置であって、前記バースト長を設定する初期化時に、バースト長に基づくバーストアクセスの回数を設定するサイクル数カウンタを設け、リード／ライトサイクルにおけるバーストサイクルを該サイクル数カウンタに設定された回数だけ行うようにしたことである。 - 特許庁

An access time since read access is started until write data to an external memory 4 and read data from the external memory 4 are matched is measured by a measuring unit 6 and a comparator 7 in a memory access adjusting device 5 of a system controller 100, and a memory access controller 3 automatically sets the wait cycle corresponding to the memory specification of the external memory 4 based on the result.例文帳に追加

システムコントローラ１００のメモリアクセス調整装置５内の計測器６、および比較器７により、リードアクセスを開始してから、外部メモリ４へのライトデータと外部メモリ４からのリードデータとが一致するまでのアクセスタイムを計測し、メモリアクセス制御装置３が、その結果に基づいて、外部メモリ４のメモリスペックに応じたウエイトサイクルを自動的に設定する。 - 特許庁