「memory-test」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

In this semiconductor memory test apparatus 1, when a test of a device 20 of a synchronous type to be tested is performed, output data of the device 20 to be tested corresponding to a test pattern is held by an output holding part 11, it is compared with expected value data by an expected value data comparing part 12, and log data are generated.例文帳に追加

本発明の半導体メモリ試験装置１は、同期型の被試験デバイス２０の試験を行う際、テストパターンに対応する被試験デバイス２０の出力データを出力保持部１１で保持し、期待値比較部１２にて期待値データと比較してログデータが生成される。 - 特許庁

A controller of a unit for writing and reading data to and from the optical disk, sets up all the 27 write strategies stored in a write strategy memory 152, and test writes each test signal by changing in order in a predefined period in the test area of the optical disk with an optimum power.例文帳に追加

光ディスクに対してデータを記録再生する装置の制御部は、ライトストラテジメモリ部１５２に記憶されている全２７通りのライトストラテジを設定し、光ディスクのテスト領域に最適記録パワーで各テスト信号を所定期間ずつ切り替えながら順次試し書きする。 - 特許庁

At the time of a test, a program data set circuit 15 can write a test pattern to the memory cell array 14 without passing through the shift register 12 by outputting set signals SA0, SA1 making forcedly the data latch circuit 13 a set state to the data latch circuit 13, and a transfer time of a test pattern can be omitted.例文帳に追加

テスト時に、プログラムデータセット回路１５は、データラッチ回路１３を強制的にセット状態にするセット信号ＳＡ０,ＳＡ１をデータラッチ回路１３に出力することによって、シフトレジスタ１２を介さずにテストパターンをメモリセルアレイ１４に書き込みでき、テストパターンの転送時間を省ける。 - 特許庁

To provide an automatic generating method for a LSI test pattern program which can generate automatically a test pattern program easily when capacity, the number of I/O, and the like are changed, its device, and a LSI test method, in a semiconductor memory such as a DRAM, a SRAM, a FLASH, or the like.例文帳に追加

ＤＲＡＭやＳＲＡＭやＦＬＡＳＨなどの半導体メモリにおいて、容量やＩ／Ｏ数などが変更されたとき容易にテストパターンプログラムを自動生成できるようにしたＬＳＩテストパターンプログラム自動生成方法およびその装置並びにＬＳＩテスト方法を提供することにある。 - 特許庁

Test address information (TEST ADDR) is for designating an address (address on memory module 131) where an error is desired to be generated, and when the test address information coincides with the value of the address (MEM ADDRESS), the module 132 executes a data change processing operation.例文帳に追加

テストアドレス情報（ＴＥＳＴ＿ＡＤＤＲ）はエラーを発生させたいアドレス（メモリモジュール１３１上の番地）を指定するためのものであり、これが有効メモリアドレス（ＭＥＭ＿ＡＤＤＲＥＳＳ）の値と一致した時に、エラー制御モジュール１３２によってデータ変更処理動作が実行される。 - 特許庁

To test read-only memory(ROM) data or analyze its defects and to prevent ROM data from being illegally read out by a third person.例文帳に追加

ＲＯＭデータのテストや不良解析を行うことができ、かつ第三者が不正にＲＯＭデータを読み出すことができないようにすること。 - 特許庁

To reduce test time for repair analysis of a memory device or on-chip analysis of failure diagnosis without increasing a hardware scale.例文帳に追加

ハードウェア規模を大きくすることなく、メモリデバイスの救済解析又は不良診断のオンチップ解析を含むテストの処理時間を短縮する。 - 特許庁

The dropping condition data are read from the memory part 3f by the control part 3g and a series of corrosion test operations are perform by the control part 3g.例文帳に追加

記憶部３ｆから制御部３ｇが滴下条件情報を読み出して制御部３ｇが一連の腐食試験動作を実行する。 - 特許庁

To provide a semiconductor integrated circuit and its test method, capable of executing burn-in of a logic circuit and a memory simultaneously, using a simple constitution.例文帳に追加

簡単な構成によりロジック回路とメモリを同時にバーンイン実施可能な半導体集積回路及びそのテスト方法を提供すること。 - 特許庁

To provide a debug supporting method which uses the display part of a memory dump and performs a test operation to reduce time needed to debug program.例文帳に追加

プログラムのデバッグに要する時間を短縮するために、メモリダンプの表示部分を使って、テスト操作を行うデバッグ支援方法を提供する。 - 特許庁

To provide a semiconductor memory in which various static breakdown strength capability can be tested with a WLBI test.例文帳に追加

本発明の目的は、ＷＬＢＩ試験において様々な静電耐圧能力を試験可能な半導体記憶装置を提供することである。 - 特許庁

To provide an erase function testing method of a semiconductor nonvolatile memory executing the erase function test in sector units in a short time.例文帳に追加

セクタ単位での消去機能の試験を短時間で実行することができる、半導体不揮発性メモリの消去機能試験方法を提供する。 - 特許庁

To provide an integrated circuit device, a display controller, and an electronic device which perform a test on the actual operation frequency of a memory.例文帳に追加

メモリーの実動作周波数でのテスト等を行うことができる集積回路装置、表示コントローラー及び電子機器等を提供すること。 - 特許庁

To obtain a semiconductor memory in which bit width for test operation can be varied independently of bit width for normal operation.例文帳に追加

通常動作用のビット幅にかかわらずテスト動作用のビット幅を変えることができる半導体記憶回路装置及びその検査方法を得る。 - 特許庁

The nonvolatile memory device is provided with a read circuit (self-reference sense circuit 21) of a self-reference sense system used only during test of the reference cell (dummy cell).例文帳に追加

不揮発性記憶装置は、参照セル（ダミーセル）のテスト時にのみ用いられるセルフリファレンス方式の読出回路（セルフリファレンスセンス回路２１）を備える。 - 特許庁

To provide a semiconductor integrated circuit device with built-in BIST circuit, which can test also an I/F section between a memory and a system logic.例文帳に追加

ＢＩＳＴ回路を内蔵し、メモリとシステムロジックとの間のＩ／Ｆ部分についてもテスト可能な半導体集積回路装置を提供する。 - 特許庁

A bootstrap circuit relating to a word line is made disable when data is written in a memory cell during a test operation period by this method.例文帳に追加

本発明によれば、テスト動作期間中にメモリセル内にデータを書込む場合にワード線に関連するブートストラップ回路をディスエーブルさせる。 - 特許庁

To provide a memory test circuit capable of testing ROMs having ID and checksum areas in addition to user data areas altogether.例文帳に追加

ユーザデータ領域に加えて、ＩＤ領域とチェックサム領域を有するＲＯＭを一括して試験することができるメモリテスト回路を提供する。 - 特許庁

(Re)making the world is an effective way to stress test your hardware, and will frequently throw up memory problems. 例文帳に追加

システムの再構築は、ハードウェアに対する負荷耐久試験を行なうための有効な手段の一つで、メモリに関係する問題がよく報告されます。 - FreeBSD

Then, the controller reproduces the test signal, detects 27 jitters by an evaluation data detecting section 151, and stores them in an evaluation data memory 153.例文帳に追加

その後、そのテスト信号を再生して２７通りのジッタを評価データ検出部１５１で検出して、評価データメモリ部１５３に記憶する。 - 特許庁

To check the display operation of a display unit in detail, based on test display data stored beforehand in a performance image memory device.例文帳に追加

演出画像記憶装置に予め記憶させておいたテスト表示データに基づいて表示器の表示動作を詳細にチェックすることができる。 - 特許庁

An generation order of the history information stored in the plural memory means by the interleave system is found based on the count value read out after the test is finished.例文帳に追加

試験終了後に読み出したカウント値から、インターリーブ方式で複数のメモリ手段に記憶された履歴情報の発生順序が解る。 - 特許庁

The test circuit 5 measures characteristics of the combinational logics 2, 4 themselves and detects failures therein as well as locating failures in the memory cells 3.例文帳に追加

このテスト回路５により、組み合わせ回路２，４自体の特性測定や故障検出して、且つメモリセル３の故障箇所を検出する。 - 特許庁

To shorten a test time by providing mechanism performing discriminating and adjustment of internal voltage inside of a chip in gate voltage adjustment of a flash memory.例文帳に追加

フラッシュメモリのゲート電圧調整において、チップ内部で内部電圧判定と調整を行う機構を設けることにより、検査の時短を図る。 - 特許庁

To provide a semiconductor integrated circuit device for quickly executing the test of an incorporated memory circuit without reading data to the outside part.例文帳に追加

内蔵されたメモリ回路のテストを外部にデータを読出すことなく高速に実行することが可能な半導体集積回路装置を提供する。 - 特許庁

To perform a rewriting durability test with a simple jig by incorporating a circuit performing automatically rewriting of a non-volatile memory.例文帳に追加

不揮発性メモリの書き換えを自動的に行う回路を内蔵することにより、簡単な治具で書き換え耐性試験を行うことを目的とする。 - 特許庁

To enable the accurate oscillation period of an internal oscillation circuit used for self-refreshing of a semiconductor memory to be easily obtained by a test.例文帳に追加

半導体記憶装置のセルフリフレッシュに用いられる内部発振回路の正確な発振周期を検査によって容易に求められるようにする。 - 特許庁

To effectively utilize WRITE operation to a test of a self-refresh mode by enabling WRITE operation even during self-refresh of a semiconductor memory device.例文帳に追加

半導体記憶装置のセルフリフレッシュ時にもＷＲＩＴＥ動作を可能にし、これをセルフリフレッシュモードのテストに有効に利用できるようにする。 - 特許庁

To provide technology with which a timing test satisfying latency restriction can be easily performed in a memory interface built in a semiconductor device.例文帳に追加

半導体装置に備えられたメモリインターフェイスにおいて、レイテンシの制約を満たすタイミング試験を容易に実施可能な技術を提供する。 - 特許庁

To provide a method and apparatus for filtering failures due to must-repair rows and columns from a memory test fail summary image.例文帳に追加

メモリ試験の欠陥サマリイメージから要修復行又は要修復列によって欠陥をフィルタリングする方法及び装置を提供すること。 - 特許庁

To provide a variable delay device that enables reduction in capacity of its linearizing memory and to provide a semiconductor test device employing it.例文帳に追加

可変遅延装置が備えるリニアライズメモリの容量を低減可能とする可変遅延装置及びこれを用いる半導体試験装置を提供する。 - 特許庁

To provide an on-chip test circuit which can output the measurement result of internal delay time of an access time or the like of a semiconductor memory apparatus to the outside and does not require a test function having high performance for the external tester.例文帳に追加

半導体記憶装置のアクセスタイム等の内部遅延時間を測定して当該結果を外部に出力可能で、外部テスタに対し高性能なテスト機能を要求しないオンチップテスト回路を提供する。 - 特許庁

To provide a semiconductor memory testing device capable of preventing the degradation of defect detection capability by making it possible to test an aimed address or the address other than the aimed address without changing a test pattern and a pattern program.例文帳に追加

テストパターンやパターンプログラムを変更することなく、着目するアドレスまたは該アドレスを除外した試験を可能にして、不良検出能力の低下を防止できる半導体メモリ試験装置を提供する。 - 特許庁

To provide an non-volatile semiconductor storage provided with a test circuit which can test a memory cell for discriminating current and which can perform leak current screening of a bit line in a state in which data is not written.例文帳に追加

電流判定用メモリセルの試験が可能であり，かつ，データの書き込みが行われていない状態からのビットラインのリーク電流スクリーニングが可能なテスト回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

With respect to each portion of the specific pattern, an output engine 134 creates a portion of the specific test pattern from the segment description code within the memory and generates output of a series of portions of the specific test pattern.例文帳に追加

出力エンジン１３４は、特定テスト・パターンの各部分に対して、メモリ内のセグメント記述コードから特定テスト・パターンの部分を作成して、この特定テスト・パターンの一連の部分の出力を発生する。 - 特許庁

The input/output test circuit 150 transmits the data of the write data lines WDA to WDd directly to the read data line RDA to RDd without through memory cell arrays in response to an input/output circuit test signal TST.例文帳に追加

入出力テスト回路１５０は、入出力回路テスト信号ＴＳＴに応答して、ライトデータ線ＷＤａ〜ＷＤｄのデータを、メモリセルアレイを介さずにリードデータ線ＲＤａ〜ＲＤｄに直接転送する。 - 特許庁

A control circuit 110 generates burn-in test signals BI, BI_-0, BI_-1 and a signal Get add2, and output them to a pre-decoder 120 according to an address ADB for shifting a semiconductor memory device to a burn-in test mode.例文帳に追加

制御回路１１０は、半導体記憶装置をバーンインテストモードへ移行させるためのアドレスＡＤＢに基づいてバーンインテスト信号ＢＩ，ＢＩ＿０，ＢＩ＿１および信号Ｇｅｔ ａｄｄ２を生成してプリデコーダ１２０へ出力する。 - 特許庁

To provide a semiconductor test device which can perform a device test for a shorter time by applying a bank memory provided in an AFM and being not used and storing fall information from a DUT.例文帳に追加

ＡＦＭ内に備える使用されていなかったバンクメモリを適用して、ＤＵＴからのフェイル情報を格納させることで、より短時間にデバイス試験が実施可能な半導体試験装置、及び試験方法を提供する。 - 特許庁

To perform redundant replacing test having higher efficiency of replacement and to improve productivity by discriminating whether a redundant program means is used for a redundant memory cell operation test function before redundancy replacement or not.例文帳に追加

冗長置換前の冗長メモリセル動作試験機能に冗長プログラム手段使用の有無を判別可能とさせることにより、より置換効率の高い冗長置換試験を可能とし、生産性向上を図ることである。 - 特許庁

The determination result is not the basic test/ diagnostic program, a new test/diagnostic program matching a change, addition, or the like of the system specifications is loaded from an external device 20 to be stored in an internal memory inside the control part 15.例文帳に追加

判別した結果が、基本試験・診断プログラムでない場合は、外部装置２０からシステムの仕様変更、追加等に対応した新規試験・診断プログラムをロードし、制御部１５内の内部メモリに記憶する。 - 特許庁

The end function,which is called following the test function, is used primarily to destroy any non-cachable server resources used by the test, and to free any memory which was dynamically allocated by the client.例文帳に追加

終了関数は主として、キャッシュできない全てのサーバリソースを破棄し、クライアントに動的に割り当てられた全てのメモリを解放するために使われる。 この終了関数はテスト関数の後に呼び出される。 - XFree86

Furthermore, based on the test return loss value and insertion loss value stored in the memory, the insertion loss values are compared, respectively, for the test frequencies at which the test return loss goes below a specified threshold (S470), and a test frequency corresponding to a maximum insertion loss value (minimum absolute value), as a result of comparison, is set as a candidate frequency (S480).例文帳に追加

さらに、メモリに記憶されたテスト反射損失値及び挿入損失値に基づいて、テスト反射損失値が規定閾値以下であるテスト周波数それぞれについての挿入損失値を比較し（Ｓ４７０）、その比較の結果、最大（絶対値が最小）となる挿入損失値に対応するテスト周波数を候補周波数として設定している（Ｓ４８０）。 - 特許庁

The semiconductor device having a test mode comprises a non-volatile memory 1 for storing a test mode control code at a specific address, a generator 3 for generating a fixed value indicating test mode prohibition/permission, and a hamming distance judging circuit 4 for controlling shift to the test mode according to whether the hamming distance between the control code and the fixed value is lower than a specific value or not.例文帳に追加

テストモードを有する半導体装置であって、所定番地にテストモード制御コードを記憶する不揮発性メモリ１と、テストモード禁止／許可を示す固定値を発生する発生部３と、前記制御コードと前記固定値とのハミング距離が所定数以下であるか否かに応じて前記テストモードへの移行を制御するハミング距離判定回路４とを備える。 - 特許庁

The test circuit 16 is provided with a plurality of comparing circuit 10 comparing simultaneously data inputted through the monitor terminals for test 1, 2, 3, 4 with comparing signals 11, 12, 13, 14, and a determining circuit 15 determining a test result based on the comparison result, and at a test, the circuit 16 tests and determines simultaneously stored data of a plurality of memory arrays.例文帳に追加

検査回路１６は、検査用モニター端子１、２、３、４を介して入力されたデータと比較信号１１、１２、１３、１４とを同時に比較する複数の比較回路１０と、比較結果に基づいて検査結果の判定を行う判定回路１５とを備え、検査時に、複数のメモリアレーの記憶データを同時に検査・判定する。 - 特許庁

The redundancy data storage circuit of the semiconductor memory includes: a memory cell array; a write driver configured to write redundancy data in the memory cell array in response to a test signal; and a sense amplifier configured to detect and output the redundancy data recorded on the memory cell in response to a read signal.例文帳に追加

本発明に係る半導体メモリのリダンダンシデータ格納回路は、メモリセルアレイと、テスト信号に応じてリダンダンシデータをメモリセルアレイに記録するように構成された書き込みドライバと、読み出し信号に応じて、前記メモリセルに記録されたリダンダンシデータを感知して出力するように構成されたセンスアンプとを備えることを特徴とする。 - 特許庁