「memory-test」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

A postscript data corresponding to the test file is then accessed from the memory and edited by script at the work station 12, a raster image processor (RIP 14), or the like.例文帳に追加

ラスター化及び画像化より前に、正規化された試験ファイル内の変数は試験の特定情報により置換される。 - 特許庁

To check whether a test pattern is transferred normally or not, when a pattern data written in a device program is transferred to a pattern memory.例文帳に追加

デバイスプログラムに記述されたパタンデータをパタンメモリに転送する際に正常にテストパタンが転送されたか否かをチェックすること。 - 特許庁

To provide a semiconductor memory incorporating an ECC circuit having a high performance and a test method for improving its reliability.例文帳に追加

機能の高いＥＣＣ回路搭載半導体記憶装置とその信頼性の向上を図るための検査方法とを提供する。 - 特許庁

In addition, a gene information recording device 18 records gene information acquired from a test subject sample on the human information memory piece P.例文帳に追加

さらに、遺伝子情報記録装置１８が、被験者サンプルから得られる遺伝子情報をヒト情報記憶ピースＰに記録する。 - 特許庁

To provide a semiconductor memory in which a voltage detecting circuit which can detect high voltage of a fixed value is included in a test circuit.例文帳に追加

一定値の高電圧を検出できる電圧検出回路をテスト回路に含む半導体記憶装置を提供する。 - 特許庁

A test by a memory tester for a normal SDR can be performed by providing an exclusive data input circuit having two DDR memories.例文帳に追加

ＤＤＲメモリが２つの専用データ入力回路を備えることで、通常のＳＤＲ用メモリテスタでテストが可能なる。 - 特許庁

This can test the device 1 to be tested incapable of writing a program 8 to the nonvolatile memory 4.例文帳に追加

これにより不揮発メモリ４にプログラムを書き込むことができない試験対象装置１に対して試験を行なうことが出来る。 - 特許庁

To improve reliability of a semiconductor apparatus by detecting efficiently a nonvolatile memory cell of defective retention in a screening test.例文帳に追加

スクリーニングテストにおいて、リテンション不良の不揮発性メモリセルを効率よく検出し、半導体装置の信頼性を向上させる。 - 特許庁

To shorten the inspection time required for acceleration test at the time of testing a semiconductor integrated circuit including a novolatile memory element.例文帳に追加

不揮発性記憶素子を含む半導体集積回路の試験において、加速試験に要する検査時間を短縮させる。 - 特許庁

This program normally makes a basic self-test of the machine and accesses non-volatile memory to read further parameters. 例文帳に追加

ふつうこのプログラムは、まずマシンの基本的な自己診断を行い、そして不揮発性メモリにアクセスして各種のパラメータを読み込む。 - JM

When the memory test of a DRAM macro 2 is performed, a macro selection signal MSL is input into a decode circuit DC2 for decoding.例文帳に追加

ＤＲＡＭマクロ２に対してメモリテストを行う場合、マクロ選択信号ＭＳＬをデコード回路ＤＣ２に入力してデコードする。 - 特許庁

REPAIR DEVICE AND ITS REPAIR METHOD OF SEMICONDUCTOR MEMORY DEVICE SELECTIVELY PROGRAMMED IN TEST OF WAFER LEVEL OR POST PACKAGE例文帳に追加

ウェーハレベルのテストまたはポストパッケージのテストで選択的にプログラムされる半導体メモリ装置のリペア装置及びそのリペア方法 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY DEVICE, ERASURE METHOD AND TEST METHOD THEREOF例文帳に追加

不揮発性半導体記憶装置、不揮発性半導体記憶装置の消去方法および不揮発性半導体記憶装置の試験方法 - 特許庁

Arbitrary data such as the correction data and the viewing degree of a test mark in correction, etc., are outputted to a memory or a display part (S109).例文帳に追加

また、矯正データ、矯正時の視標の見え方等の適宜のデータをメモリ又は表示部に出力する（Ｓ１０９）。 - 特許庁

To provide an IC memory device and an operation method that are configured to output data bits at a lower transfer rate in a test mode.例文帳に追加

テストモードにおいてさらに低い転送速度でデータビットを出力するＩＣメモリ装置及びその動作方法を提供する。 - 特許庁

To provide a synchronous type semiconductor memory, in which a test can be performed in which minute defective leakage of a bit line can be previously detected.例文帳に追加

ビット線の微小リーク不良を予め検出可能なテストが実施できる同期型半導体記憶装置を提供する。 - 特許庁

To solve such problems that a time for writing test data or the like increases and switching between different memory capacity products is complicated.例文帳に追加

テスト用データ等の書き込み時間が長くなったり、異なるメモリ容量製品間の切り替えが煩雑になることを解決する。 - 特許庁

If a failure occurs during a test, fail data are written to the block of the defective block memory 130 to which the address where the failure occurs belongs.例文帳に追加

試験中にフェイルが発生するごとに、フェイルが発生したアドレスが属する不良ブロックメモリのブロックにフェイルデータを書き込む。 - 特許庁

After the test data stored in the buffer are selectively loaded in a page buffer, this is repeatedly used to program memory cells.例文帳に追加

そして、バッファに貯蔵されたテストデータをページバッファに選択的にローディングした後、これを反復的に用いてメモリセルをプログラムする。 - 特許庁

To provide a semiconductor integrated circuit device in which a test of its interface part can be performed especially for a memory LSI.例文帳に追加

とりわけメモリＬＳＩに対して、そのインターフェース部のテストを行うことが可能な半導体集積回路装置を提供する。 - 特許庁

To provide a test apparatus by which all of the prescribed data patterns can be written efficiently also to a memory having a bad block.例文帳に追加

バッドブロックを有するメモリに対しても、所定のデータパターンの全てを効率よく書き込むことができる試験装置を提供する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE TESTING ON/OF STATE OF ODT CIRCUIT DURING DATA READ MODE AND TEST METHOD OF STATE OF ODT CIRCUIT例文帳に追加

データ読出モードでＯＤＴ回路のオン／オフ状態をテストできる半導体メモリ装置及びＯＤＴ回路の状態テスト方法 - 特許庁

To eliminate a chip having an abnormal memory cell by a wafer test by adjusting the delay time without increasing the layout area.例文帳に追加

レイアウト面積を増加させることなく遅延時間を調整して、異常なメモリーセルを有するチップをウェハーテストで取り除く。 - 特許庁

To provide a packet generator which can test a memory element requiring higher speed signal input than conventional APG.例文帳に追加

従来のＡＰＧより高速で信号を入力する必要があるメモリ素子のテストが可能なパケットジェネレータを提供すること。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, BIST CIRCUIT, DESIGN PROGRAM FOR BIST CIRCUIT, DESIGN DEVICE FOR BIST CIRCUIT, AND MEMORY TEST METHOD例文帳に追加

半導体集積回路、ＢＩＳＴ回路、ＢＩＳＴ回路の設計プログラム、ＢＩＳＴ回路の設計装置及びメモリのテスト方法 - 特許庁

To provide a semiconductor memory in which defect of an access time can be surely detected when an operation test is performed at low speed.例文帳に追加

本発明は、低速の動作テストによるデータ読み出し時に、アクセスタイム不良を検出することを最も主要な特徴とする。 - 特許庁

A write-in start signal S101 for starting a test of a memory and a data holding period signal S102 indicating a data holding period to a memory are inputted to this circuit, and a control section 105 controls timing when data are read out from a test data storing section 106 and timing when data are written and read in/from a memory.例文帳に追加

メモリ１０７の検査を開始するための書き込み開始信号Ｓ１０１と、メモリ１０７にどの位データを保持するかを示すデータ保持期間信号Ｓ１０２とを入力し、制御部１０５で検査データ格納部１０６からデータを読み出すタイミングと、メモリ１０７にデータを書き込み読み出すタイミングとを制御する。 - 特許庁

The burn-in test is performed using a memory BIST circuit 202, designed so as to preliminarily perform all tests necessary for confirming the operation of a memory device 201 for not only enhancing the toggle ratio in the burn-in test of the memory device, but also to suppress the developing time of the burn-in testing.例文帳に追加

あらかじめメモリ装置２０１の動作確認のために必要な全ての試験を実施するように設計されたメモリＢＩＳＴ回路２０２を用いてバーインテストを行うことにより、メモリ装置のバーインテストにおけるトグル率を向上させると共に、バーインテストの開発時間を抑制することができる。 - 特許庁

This system comprises first resistance specification test circuits 108, 300, 400 which are connected to bit lines of a memory array 102, test resistance of each memory cell 310, 410 in the memory array 102, and decide whether the resistance is in a range of the highest limit and the lowest limit or not.例文帳に追加

メモリアレイ１０２のビット線に連結し、メモリアレイ１０２内の各メモリセル３１０、４１０の抵抗を試験し、その抵抗が所定の上限および下限内にあるか否かを決定する第１の抵抗仕様試験回路１０８、３００、４００を含んでいる磁気抵抗メモリアレイ集積回路用の組み込み自己試験システムを提供する。 - 特許庁

To provide a semiconductor integrated circuit device in which the cost of a test can be reduced due to the cost reduction of a tester by reducing a capacity of an expected value memory in the tester, in the semiconductor integrated circuit device frovided with the memory with multiple bits of word lengths and a BIST (Build In Self Test) circuit for testing the memory.例文帳に追加

語長を複数ビットとするメモリと、該メモリのテストを行うためのＢＩＳＴ回路を備える半導体集積回路装置であって、テスタ内の期待値メモリの容量を削減し、テスタのコスト削減によるテストのコスト削減を図ることができる半導体集積回路装置を提供する。 - 特許庁

A self-test circuit (15) instructs operation start to the cutoff circuit after the prescribed data is written in a memory block in a test for holding data of the memory block, and instructs operation stop to the cutoff circuit to confirm holding of the prescribed data of the memory block after the prescribed time elapses from the instruction of operation start to the cutoff circuit.例文帳に追加

自己試験回路（１５）は、メモリブロックのデータ保持に関する試験の際に、メモリブロックに所定データを書き込んだ後に遮断回路に動作開始を指示し、遮断回路への動作開始の指示から所定時間が経過した後にメモリブロックの所定データの保持を確認するために遮断回路に動作停止を指示する。 - 特許庁

To provide a circuit device of a semiconductor memory and a method in which quality of a semiconductor memory being as high as possible can be achieved for a holding time of a memory cell with comparatively slight test, restoration, and repair cost.例文帳に追加

比較的わずかなテスト及び修復、修理コストのもとでメモリセルの保持時間に関して、半導体メモリのできるだけ高い品質を達成することを可能にする半導体メモリの回路装置及び方法を提供すること。 - 特許庁

The received address signals are used not to specify the memory cell in the wafer level test mode, but to specify the shift distance (or jump distance) from the presently selected memory cell to the memory cell to be selected next.例文帳に追加

入力されたアドレス信号は、ウェーハレベルテストモードの間、メモリセルを指定するために使用されるのではなく、現在選択されたメモリセルから次に選択されるメモリセルまでの移動距離(またはジャンプ距離)を指定するために使用される。 - 特許庁

A semiconductor memory device of a bank switching system is provided with a pass/fail determination circuit provided for each adjacent plurality of memory cell array banks so that pass/fail determination of a multi- bit test is performed for each adjacent plurality of memory cell array.例文帳に追加

バンク切替え方式の半導体記憶装置において、隣接する複数のメモリセルアレイバンク毎にマルチビットテストのパス／フェイル判定を行うように、隣接する複数の前記メモリセルアレイバンク毎に設けたパス／フェイル判定回路を備える。 - 特許庁

This semiconductor memory device includes a CPU core circuit, a bus connected to the CPU core circuit, and a memory BIST circuit for performing a memory test according to a command supplied through the bus from the CPU core circuit.例文帳に追加

半導体記憶装置は、ＣＰＵコア回路と、ＣＰＵコア回路に接続されるバスと、ＣＰＵコア回路からバスを介して供給される命令に応じてメモリ試験を実行するメモリＢＩＳＴ回路を含むことを特徴とする。 - 特許庁

The SRAM is provided with memory cells 10, and a control circuit 30 in which a signal level of a signal to be used for accessing the memory cell 10 is changed and disturbance is applied to the memory cell 10 during a test mode and a normal mode.例文帳に追加

本発明によるＳＲＡＭは、メモリセル１０と、テストモード時、通常モード時においてメモリセル１０へのアクセスに利用される信号の信号レベルを変更し、メモリセル１０に対してディスターブをかける制御回路３０とを具備する。 - 特許庁

To provide a semiconductor memory device and a method of testing a semiconductor memory device having a high degree of freedom in setting conditions of a stress test, and detecting various defects.例文帳に追加

ストレス試験の条件設定の自由度が大きく、様々な欠陥を検出可能な半導体記憶装置及び半導体記憶装置の試験方法を提供することである。 - 特許庁

Then, retrieval test data being different mutually are stored in a word memory of the plurality of associative memory word circuits 6A by boosting the operation voltage VDD1, and the VDD2 at different times.例文帳に追加

そして、動作電圧ＶＤＤ１，ＶＤＤ２の立ち上げに時間差を設けることにより、前記複数の連想メモリワード回路６Ａのワードメモリに、互いに異なる検索テストデータを記憶する。 - 特許庁

To enable confirming easily a normal/defective condition of cut off of a fuse for replacing a defective memory cell by a redundant memory cell when a function test of each pellet on a semiconductor wafer is performed.例文帳に追加

不良のメモリセルを冗長メモリセルに置換するためのヒューズの切断の良否を、半導体ウェハ上の各ペレットについて機能テストを実施する際に容易に確認できるようにする。 - 特許庁

To provide a semiconductor memory device which is provided with a JTAG function taking priority of a test function and which can maintain functionally compatibility with existent general purpose semiconductor memory device.例文帳に追加

テスト機能を優先してＪＴＡＧ機能を搭載し、かつ機能的には既存の汎用半導体記憶装置とのコンパチブルを保つことができる半導体記憶装置を提供すること。 - 特許庁

To provide a nonvolatile semiconductor memory which can perform efficiently the test of a data hold characteristic of a ferroelectric nonvolatile memory highly accurately and with less samples, and its testing method.例文帳に追加

強誘電体不揮発性メモリのデータ保持特性の試験を、高精度かつ少ないサンプル数で効率的に行える半導体不揮発性記憶装置およびその試験方法とを提供する。 - 特許庁

A first selection circuit selects the external signal and the memory access signal at active time and inactive time of a test start signal respectively, and the selected signal is output to the first memory chip.例文帳に追加

第１選択回路は、試験起動信号の活性化時および非活性化時に、外部信号およびメモリアクセス信号をそれぞれ選択し、選択した信号を第１メモリチップに出力する。 - 特許庁

To provide a memory test system and method, in which the burden put on the user who sets a fail memory is reduced, also a cause of abnormality can be investigated in a short time as well.例文帳に追加

フェイルメモリの設定を行うユーザの負担軽減を図るとともに、異常時の原因究明を短時間で行うことができるメモリ試験システム及び方法を提供する。 - 特許庁

To perform the operation check of a FIFO memory consisting of dynamic elements by making a controlling part access a test data memory consisting of static elements.例文帳に追加

制御部から直接にバスを介して２値化回路のダイナミック素子からなるＦＩＦＯメモリに対して動作（読み書き）チェックを実施することができる方法およびＯＣＲ装置の提供。 - 特許庁

The integrated circuit memory allows a user to enter a test mode and select a specific location to force a known failure to an arbitrary memory chip to determine whether the failure is fully functional or partially functional.例文帳に追加

テストモードに入り、完全に機能的なものかまたはただの一部機能的なものかどうか、既知のエラーを任意のメモリチップに強制するよう特定の位置を選択することを可能にする。 - 特許庁