「memory-test」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

As data read out from the real cell array and the parity cell array are compared simultaneously with the expected value, a test time can be shortened and a manufacturing cost of a semiconductor memory can be reduced.例文帳に追加

リアルセルアレイおよびパリティセルアレイから読み出されるデータが同時に期待値と比較されるため、試験時間を短縮でき、半導体メモリの製造コストを削減できる。 - 特許庁

To provide a semiconductor memory device capable of securing the freedom of expected values in a function evaluation test and incorporating a self-diagnosis function capable of simplifying a device configuration.例文帳に追加

機能評価テストにおける期待値の自由度を確保し、且つ、装置構成を簡略化することができる自己診断機能を内蔵する半導体記憶装置を提供する。 - 特許庁

An image distribution controller 103 in a transmitter 104 transmits test data stored in a data memory 10 to a receiver 113 over a communication network 107.例文帳に追加

送信装置１０４の映像配信制御部１０３はデータ記憶部１０２に記憶されたテストデータを通信ネットワーク１０７を介して受信装置１１３へ送信する。 - 特許庁

The log memory 15 can control the write-in and read-out operation of the log data non-synchronously and independently, and can read out the log data repeatedly during performing the test.例文帳に追加

ログメモリ１５は、ログデータの書込み動作と読出し動作を非同期かつ独立に制御可能であり、テスト実行中に繰り返しログデータを読出し可能に構成されている。 - 特許庁

A sequencer is disposed on the side of outputs of the data generators 70 to distribute the outputs of the data generators 70 in a packet waveform for application to the memory under test.例文帳に追加

検査すべきメモリに提供するようパケット波形でデータ発生器７０の出力を分配するようシーケンサがデータ発生器７０の出力側に配置されている。 - 特許庁

To provide a semiconductor memory device in which an operation test can be performed using original reference voltage obtained after minute adjustment without largely complexing a tester.例文帳に追加

テスタを大幅に複雑化させることなく、微調整後に得られる本来の基準電圧を用いて動作試験を行うことが可能な半導体記憶装置を提供する。 - 特許庁

To efficiently execute the operation test of an input/output circuit of a semiconductor memory device operating at a data input/output frequency higher than an internal operation frequency.例文帳に追加

内部動作周波数よりも高いデータ入出力周波数で動作する半導体記憶装置において、データ入出力回路の動作テストを効率的に実行する。 - 特許庁

Residual polarization takes place in a ferroelectric capacitor when write and erase test of a ferroelectric memory is carried out at steps S12 and S18.例文帳に追加

ステップＳ１２及びＳ１８においてそれぞれ強誘電体メモリに対する書き込み及び消去の試験が行われるが、強誘電体キャパシタに残留分極が発生する。 - 特許庁

To provide a nonvolatile semiconductor storage device which can perform the defective bit sensing of a memory cell which can store multi-value data in a chip, and its automatic test method.例文帳に追加

多値データを記憶可能なメモリセルの不良ビット検出をチップ内部で行うことが可能な不揮発性半導体記憶装置及びその自動テスト方法を提供する。 - 特許庁

To reduce the amount of time to check that a semiconductor integrated circuit such as a microcomputer functions normally in a user mode without storing a test program in a program memory.例文帳に追加

マイクロコンピュータ等の半導体集積回路がユーザモードで正常に動作することをプログラムメモリに試験用プログラムを格納せずに短時間で確認できるようにする。 - 特許庁

Thus, even if a probe card for memory test is vertically long or horizontally long, the cleaning stage is rotated by 90° corresponding to it to cope with cleaning of a tracer 6.例文帳に追加

これにより、メモリテスト用のプローブカードが、縦長又は横長のものでも、これに対応してクリーニングステージを９０°回転することにより、触針６のクリーニングに対処できる。 - 特許庁

To provide an address pattern generation circuit in which a carry signal corresponding to the arbitrary maximum value address is generated and a test of a memory having the arbitrary maximum value address can be performed.例文帳に追加

任意の最大値アドレスに対応した桁上げ信号を発生させ、任意の最大値アドレスを有するメモリの試験を可能にするアドレスパターン発生回路を提供する。 - 特許庁

To provide a memory test method of a computer system, which properly determines abnormal operation in dual channels due to the designing or manufacturing error of the computer system.例文帳に追加

コンピュ−タシステムの設計又は製造不良により正常に複数チャネルで動作していないケースを正確に判定できるコンピュータシステムのメモリ試験方法を提供する。 - 特許庁

The central processing unit (111), in a user mode, executes a program stored in the program memory (114) and, in a test mode, executes a program fed from an external apparatus.例文帳に追加

中央処理ユニット（１１１）は、ユーザモード時にはプログラムメモリ（１１４）に格納されたプログラムを実行し、テストモード時には外部装置から供給されるプログラムを実行する。 - 特許庁

A test mode control circuit 32 switches signal lines L0, L1 based on the discrimination signal SGX, and inputs memory address signals A0, A1 to an address buffer/register and a bank selecting circuit 12.例文帳に追加

テストモード制御回路３２は、判定信号SGXに基づいて信号線L0、L1を切り替えてメモリアドレス信号A0、A1をアドレスバッファ／レジスタ＆バンクセレクト回路１２に入力させる。 - 特許庁

To solve such a problem that when a test of a DDR memory is performed with SIP circuit constitution, a data strobe signal must be input to a DOQ pin while securing setup/hold margin.例文帳に追加

ＳＩＰ回路構成でＤＤＲメモリの試験を行う場合、データストローブ信号をＤＱＳピンにセットアップ／ホールドマージンを確保して入力しなければならない。 - 特許庁

The data output circuit 5 generates test bit data 18, 19 read out of the memory 2A and degeneracy one bit data 15 showing a difference from representative one bit data 14.例文帳に追加

データ出力回路５は、メモリ２Ａ等から読み出したテストビットデータ１８，１９と、代表１ビットデータ１４との異同を示す縮退１ビットデータ１５を生成する。 - 特許庁

To provide a semiconductor storage device which can test an internal memory at high speed by using a PLL prepared inside by an external clock from an external low speed tester.例文帳に追加

外部の低速なテスタからの外部クロックにより内部に設けられたＰＬＬを使用して、内部メモリを高速にテストできる半導体記憶装置を提供する。 - 特許庁

In the quality evaluating means 22, this reproduced test pattern data are sampled and taken in by an AD converter 23, the sample data are accumulated in a memory 24 to evaluate quality.例文帳に追加

品質評価手段２２では、ＡＤコンバータ２３でこの再生テストパターンデータをサンプリングして取り込み、そのサンプルデータを、品質評価のために、メモリ２４に蓄積する。 - 特許庁

To provide a semiconductor memory in which erroneous entry for a test mode at the time of ordinary use can be surely prevented and various operation tests can be surely performed at the time of shipping.例文帳に追加

通常使用時におけるテストモードへの誤エントリーを確実に防止しながら、出荷時には各種動作試験を確実に行い得る半導体装置を提供する。 - 特許庁

Charges of an 'H' level are prevented from being supplied to the bit lines 2 and 3 at the retention test time, and a memory cell connected defectively is prevented from temporarily holding data of the 'H' level.例文帳に追加

それによって、リテンションテスト時に、ビット線２，３に「Ｈ」レベルの電荷が供給されないようにし、接続不良のメモリセルが一時的に「Ｈ」レベルのデータを保持するのを防ぐ。 - 特許庁

To realize an efficient data compression test by a smaller number of wirings in a data compression testing technique of a memory chip.例文帳に追加

本発明は、メモリチップのデータ圧縮テスト技術に関し、より少ない配線数で、効率の良いデータ圧縮テストを実現できるようにすることを最も主要な特徴とする。 - 特許庁

To provide a semiconductor memory in which a bit line reference potential VBL can be stably controlled independently of the drive capability of a tester driver at the time of a device evaluation test.例文帳に追加

デバイス評価テスト時にテスタドライバの駆動能力に関係なくビット線参照電位ＶＢＬを安定して制御可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device permitting to write a data pattern consisting of bit-string data including at least one or more zero logic, and to provide an electrical test method therefor.例文帳に追加

少なくとも１つ以上の０論理を含むビット列データからなるデータパターンを書き込むことができる半導体メモリ素子およびその電気的検査方法を提供する。 - 特許庁

From all GCBs on a chip except the GCB extracted in a step S1-1, a GCB which requires no propagation of the clock in the memory test is extracted (S1-2).例文帳に追加

チップ上の全ＧＣＢからステップＳ１−１で抽出したＧＣＢを除外し、メモリ試験時にクロックを伝播させる必要のないＧＣＢを抽出する（Ｓ１−２）。 - 特許庁

A specific test pattern is displayed when an electric power source is connected, brightnesses are detected by photoelectric conversion elements 106 arranged in each pixel and stored in a memory circuit 104.例文帳に追加

電源投入時、特定のテストパターンを表示して、各画素に配置された光電変換素子１０６によって輝度を検出し、記憶回路１０４に格納する。 - 特許庁

One test sequence can be thus finished simultaneously in the plurality of memories, so that a pause time of each memory can be accurately measured with a small scale circuit.例文帳に追加

この構成によれば、複数のメモリの１つのテストシーケンスを同時に完了させることが可能となり、各々メモリのポーズタイム測定を小規模な回路で、正確に実現できる。 - 特許庁

An internal bus IB is connected with a self diagnostic circuit, to perform a self diagnostic test by each physical area which is a basic area being in the physical space of a memory cell array 11.例文帳に追加

内部バスＩＢが自己診断回路に接続されており、メモリセルアレイ１１の物理空間における基本領域である物理領域ごとに自己診断試験が行われる。 - 特許庁

To shorten a test time of a logic circuit part for a control operation in a semiconductor device having a plurality of memory chips of the same configuration disposed in a common package.例文帳に追加

同一構成のメモリチップを共通のパッケージ内に複数個配置した半導体装置において、制御動作を行う論理回路部分のテスト時間を短縮する。 - 特許庁

To provide a semiconductor memory device in which activation control speed of a word line is increased at normal operation, and an operation current at a burn-in test can be controlled.例文帳に追加

通常動作時においてワード線の活性化制御を高速化するとともに、バーンイン試験時における動作電流を抑制可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory provided with a test mode in which an abnormality in input capacity can be detected without directly measuring the input capacity with a measuring device.例文帳に追加

測定器により入力容量を直接測定することなく、入力容量の異常を検出できるテストモードを備える半導体記憶装置を提供する。 - 特許庁

To improve quality of a test by providing a semiconductor memory in which logical data can be made coincide with physical data without reducing efficiency of redundancy relieving.例文帳に追加

冗長救済の効率を下げずに、論理データと物理データとを一致させることが可能な半導体記憶装置を提供し、検査の品質の向上を図る。 - 特許庁

In an initialization, after reading out the initial valueϕ(1) of an ignition angle for test energizing, the number NA of cycles, a standard current value IG, etc., from a memory, they are set in a prescribed register or a counter.例文帳に追加

初期化で、テスト通電用の点弧角初期値φ(1)、サイクル数ＮA、基準電流値ＩG等をメモリより読み出して所定のレジスタまたはカウンタにセットする（ステップＡ1）。 - 特許庁

To provide a write-in/erasion control method for flash memory by which a test time for write-in/erasion can be shortened by eliminating a verification operation at the time of initial eration.例文帳に追加

初期消去時のベリファイ動作をなくし、書き込み・消去動作にかかるテストタイムを短くすることのできるフラッシュメモリの書き込み・消去制御方法を提供する。 - 特許庁

To surely test memory chips packed in a package in a semiconductor device in which a plurality of chips are packaged in the same package, and system is constituted by one package.例文帳に追加

複数のチップを同一のパッケージ内に実装し、１パッケージでシステムを構成する半導体装置に関し、パッケージに実装されたメモリチップを確実に試験する。 - 特許庁

An accurate access time of the memory macro-cell 10A can be calculated by subtracting a measured result at the time of a test mode from a measured result at the time of a normal mode.例文帳に追加

通常モード時の測定結果から、試験モード時の測定結果を差し引くことにより、メモリマクロセル１０Ａ単体の正確なアクセス時間を算出することができる。 - 特許庁

The plural memory means stores a count value by the counter means together with the history information in a test when the determination means determines the measured semiconductor as a defective.例文帳に追加

複数のメモリ手段は、判定手段が被測定半導体を不良と判定したときに、カウンタ手段のカウント値とそのときの試験の履歴情報とを一緒に記憶する。 - 特許庁

A central processing unit 10 of the console 2 reads an exact test video signal DTT corresponding to the received command DT from memory 8 and transmits the same to the control device 3.例文帳に追加

コンソール２の中央処理ユニット１０は、受信したコマンドＤＴに対応する的確検査ビデオ信号ＤＴＴをメモリ８から読み出し、制御装置３に送信する。 - 特許庁

To solve such a problem that when memory macro-cells of various kinds incorporated in a semiconductor integrated circuit are tested and a pause test is performed, it takes a long time to perform testing successively.例文帳に追加

半導体集積回路に搭載された多数の様々な種類のメモリマクロセルを検査する場合にポーズテストを行なう時、逐次的に行なうと時間を要してしまう。 - 特許庁

METHOD AND DEVICE FOR ACCELERATED OXIDATION TEST OF FUEL OR MINERAL OIL PRODUCT, COMPUTER PROGRAM FOR CONTROLLING THE DEVICE, AND MEMORY MEDIA READABLE BY COMPUTER例文帳に追加

燃料または鉱物油製品の加速酸化試験の方法とその装置ならびにその装置をコントロールするためのコンピュータ・プログラムおよびコンピュータによる読み取り可能なメモリメディア - 特許庁

Also, reference voltage and verification voltage can be set, after a semiconductor memory is manufactured, also by a program test circuit for calculating reference voltage and verification voltage.例文帳に追加

また、参照電圧および検証電圧を算出するプログラム試験回路によっても、半導体メモリの製造後に参照電圧および検証電圧を設定できる。 - 特許庁

To recognize required burn-in test items and to set automatically a signal used for performing its item in individual semiconductor device having a non-volatile memory.例文帳に追加

不揮発性メモリを有する個々の半導体装置において、必要なバーンイン試験項目を認識し、その項目を実行するために用いられる信号を自動的に設定する。 - 特許庁

To provide a semiconductor integrated circuit device with a test circuit capable of measuring a memory access time precisely while using a clock signal formed insides.例文帳に追加

内部で形成されたクロック信号を用いつつ、高い精度でのメモリアクセス時間の測定が可能なテスト回路を備えた半導体集積回路装置を提供する。 - 特許庁

To facilitate and quicken a test for a macro circuit, related to an electronic circuit system having a logic circuit and a memory circuit as the macro circuit like a system LSI or the like.例文帳に追加

システムＬＳＩ等のように、マクロ回路として、ロジック回路及びメモリ回路を有する電子回路システムに関し、マクロ回路の試験の容易化、高速化を図る。 - 特許庁

The basic test speed is 500 MHz, but this speed can be increased to up to 1 GHz in Double Data Rate Mode (DDR Mode), for at-speed testing of today's faster memory devices. 例文帳に追加

基本的な試験速度は500MHzであるが, 今日のより速い記憶デバイスの速度指向試験用には, DDR(倍速)モードでこの速度を1GHzまで増大させることができる. - コンピューター用語辞典