「memory-test」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

In a post decoding mechanism, results of plural types can be generated by examining data once independently of that data us supplied by on-the-fly or that data is supplied from structure of an internal test memory.例文帳に追加

後デコード機構は、データがオンザフライで供給されるか、内部テストメモリ内の構造から供給されるかに関係なく、データを一回調べることにより複数のタイプの結果を生成することができる。 - 特許庁

To effectively utilize an existing pattern memory to conduct a desired IC test without increasing memories, even in an IC of which the number of pins is extremely small although a circuit scale is large.例文帳に追加

回路規模は大きいが、その一方、ピン数が極端に少ないＩＣに対しても、既存のパターンメモリを有効に活用して、メモリの増強をすることなく、所望のＩＣテストを行うことを可能とすること。 - 特許庁

At the time of a multi-bit test, An I/O combiner 50 degenerates data of a plurality of bits read out to pairs of data buses TDB0-TDB3 from a memory cell array MA in parallel and outputs them to a pair of data bus RTDB.例文帳に追加

マルチビットテスト時、Ｉ／Ｏコンバイナ５０は、メモリセルアレイＭＡから並列にデータバス対ＴＤＢ０〜ＴＤＢ３に読出された複数ビットのデータを縮退してデータバス対ＲＴＤＢへ出力する。 - 特許庁

To detect short-circuiting between even bits and between odd bits and prevent increase in the testing time without making the circuit scale larger when checking the memory by using a self-test circuit.例文帳に追加

自己テスト回路を用いてメモリのテストを行う際に、回路規模の増大を抑制しつつ、偶数ビット同士や奇数ビット同士のショート不良を検出するとともに、テスト時間の増大を抑制する。 - 特許庁

A memory 22 for events outputs an event signal (signal for specifying the waveform of a test signal S4) stored in an address specified by a pattern signal S1 (S11) outputted from a pattern-generating part 10.例文帳に追加

イベント用メモリ２２は、パターン発生部１０から出力されるパターン信号Ｓ１（Ｓ１１）で指定されるアドレスに記憶しているイベント信号（テスト信号Ｓ４の波形を規定する信号）を出力する。 - 特許庁

To accurately grasp an access time for a large number of memory cell arrays in a test for a short time and to prevent occurrence of delay of access in a representative pin at the normal time, concerning a semiconductor integrated circuit.例文帳に追加

半導体集積回路に関し、短時間のテストで多数のメモリセルアレイに対するアクセスタイムを正確に把握し、かつ、通常時に、代表ピンにおけるアクセスの遅延を生じさせないことを目的とする。 - 特許庁

A system-on-a-chip 40 includes support for a standard external interface, such as a Universal Serial Bus (USB) or IEEE 1394 interface, to which a host system such as flash memory test equipment can connect.例文帳に追加

システム・オン・チップ４０は、フラッシュメモリテスト装置などのホストシステムを接続することのできる、ユニバーサルシリアルバス（ＵＳＢ）やＩＥＥＥ１３９４インターフェースなどの標準外部インターフェースのサポートを含む。 - 特許庁

To provide a method for testing a semiconductor storage device capable of efficiently discriminating a memory cell having disturbance generation possibility and discriminating defective products, and to provide a test program and the semiconductor storage device.例文帳に追加

ディスターブが生じる可能性のあるメモリセルを効率よく判定することができ、不良品を判定できる半導体記憶装置の試験方法、試験プログラム及び半導体記憶装置を提供する。 - 特許庁

An input pattern and an output expected value for the simulation are expressed by a structural body constituted of a starting pointer, a data size, a next pointer and a parameter of control information on a memory 104 within a test bench 102.例文帳に追加

テストベンチ１０２内では、シミュレーションのための入力パターンおよび出力期待値はメモリ１０４上の開始ポインタ、サイズ、次ポインタ、制御情報のパラメータからなる構造体で表現する。 - 特許庁

A parametric generator 130 fetches description information from the text definition file and arranges on the basis of this reference information a segment description code describing the segment of the specific test pattern, in memory 132.例文帳に追加

パラメトリック発生器１３０は、テキスト定義ファイルから記述情報を取り出し、この基準情報に基づいて、特定テスト・パターンのセグメントを記述するセグメント記述コードをメモリ１３２に配置する。 - 特許庁

A semiconductor device incorporating a flash memory 104 is provided with a test mode storage circuit 109 and outputs an input from a control signal input terminal 101 from a data input/output terminal 102.例文帳に追加

フラッシュメモリ１０４内蔵の半導体装置にテストモード記憶回路１０９を備え、テストモード時に制御信号入力端子１０１からの入力をデータ入出力端子１０２より出力する。 - 特許庁

During reproducing of the recording power test, the CPU 13 determines the optimum recording power and simultaneously stores the address (optimum recording power emission address) recorded with the light beam of the optimum recording power into the memory 15.例文帳に追加

記録パワーテスト領域の再生中、ＣＰＵ１３は最適記録パワーを求め、同時に該最適記録パワーの光ビームで記録されるアドレス（最適記録パワー出射アドレス）をメモリ１５に記憶する。 - 特許庁

The memory 401 stores the same data as the train radio transmission data to be transmitted from a train radio command station provided outside a railroad vehicle as the test train radio transmission data in advance.例文帳に追加

メモリ４０１は、鉄道車両の外部に設けられる列車無線指令局から送信される列車無線伝送データと同一のデータを試験用列車無線伝送データとして予め格納する。 - 特許庁

To prevent wiring congestion around an external terminal caused by the insertion of an isolation circuit or the like in the test designing of a semiconductor integrated circuit device having a recovery memory capable of making redundancy recovery.例文帳に追加

冗長救済が可能な救済メモリを搭載した半導体集積回路装置のテスト設計において、アイソレーション回路の挿入等による外部端子周辺での配線混雑を回避する。 - 特許庁

In order to permit a special operation mode such as a test mode or the like, it can be incorporated in a memory device provided with a circuit requiring over-voltage excursion (deviation) of plural pieces of special terminals.例文帳に追加

テストモード等のような特別動作モードをイネーブルさせるために特定の端子の複数個の過電圧エクスカーション（振れ）を必要とする回路を具備するメモリ装置内に組込むことが可能である。 - 特許庁

A cable connecting connector 21 is connected with a cable and performs the transmission of image signal and the reception of data signal, a standard pattern oscillator 34 generates a test pattern, and an ID memory 35 stores an ID number.例文帳に追加

ケーブル接続コネクタ２１がケーブルと接続され画像信号の送出とデータ信号の受信を行い、標準パターン発振器３４がテストパターンを発生させ、ＩＤメモリ３５がＩＤ番号を記憶する。 - 特許庁

In an operation mode after the completion of the test mode, the control circuit 15 is structured to execute operation based on the new steady-state values stored in the nonvolatile memory 18, and the cycle of the high-frequency pulse signal.例文帳に追加

試験モード終了後の運転モード下では、制御回路15は不揮発性メモリ18に記憶されている新たな定常値と高周波パルス信号の周期に基づいた動作をなすように構成する。 - 特許庁

First, necessary parameters for irradiation of charged particle beam are found for every beam energy by operating a beam adjusting test in advance, then, are stored as a parameter file for a high frequency signal in a memory of a control device.例文帳に追加

まず、事前に、荷電粒子ビームの出射に必要なパラメータを、ビームエネルギー毎に、ビーム調整試験を行って求め、制御装置内のメモリに高周波信号用パラメータファイルとして格納しておく。 - 特許庁

The acceleration test is selected among (1) word line voltage application time extension, (2) bit line charging time extension, (3) bit line voltage rise, (4) word line application voltage rise, and (5) memory cell power supply potential drop.例文帳に追加

加速試験は、１）ワードライン電圧印加時間延長、２）ビットライン充電時間延長、３）ビットライン電圧上昇、４）ワードライン印加電圧上昇、５）メモリセル電源電位下降の内から選択される。 - 特許庁

In the PACHINKO game machine 1, the unrewritable performance image memory device 340 has stored therein performance image data for use in the performance display operation and the test display data for use in testing the display operation.例文帳に追加

パチンコ機１において書き換え不可能な演出画像記憶装置３４０には、演出表示動作に用いる演出画像データおよび、表示動作の試験に用いるテスト表示データを記憶している。 - 特許庁

To increase test speed of a flash memory in which a block in which failure is caused is erased the block whenever failure is caused and write-in tests are performed repeatedly until failure is not caused in the block.例文帳に追加

フェイルの発生毎にそのフェイルが発生したブロックを一括して消去し、そのブロックでフェイルが発生しなくなるまで書き込み試験を繰り返して実行するフラッシュメモリの試験を高速化する。 - 特許庁

Special single bit obstacles caused by a leakage current, a junction current, or a threshold value leakage current are characterized by varying (p) well voltage 32 of a memory device during reading operation of a test.例文帳に追加

漏れ電流、接合電流、または閾値漏れ電流による特別な単一ビット障害は、テストの読取り動作中にメモリ・デバイスのｐウェル電圧３２を変化させることによって特徴付けられる。 - 特許庁

To increase efficiency of tests to two or more kinds of memory ICs, and also to realize an accurate test to a high-speed device.例文帳に追加

本発明はＩＣの高速試験方法及び装置に関し，複数種類のメモリＩＣに対する試験を効率化すると共に高速な素子に対して正確な試験を実行することができることを目的とする。 - 特許庁

Also, at the time of an operation test before shipping, the number of write and erase pulses and an optimum value of drain voltage and source voltage in a range in which over-stress is not given to a memory cell are measured.例文帳に追加

また、工場出荷前の動作試験時に、書き込みまたは消去パルス数の測定と、メモリセルに過剰ストレスを与えない範囲でのドレイン電圧やソース電圧の最適値の測定と、を行う。 - 特許庁

The self-diagnostic processing portion 23 obtains the vehicle side steering wheel specification information from a test device 40, and collates that with ECU side steering wheel information stored in a steering wheel specification information memory portion 25.例文帳に追加

この自己診断処理部２３は、テスト装置４０から車両側ハンドル仕様情報を取得し、これをハンドル仕様情報記憶部２５に記憶されているＥＣＵ側ハンドル仕様情報と照合する。 - 特許庁

A selector circuit 72 outputs selectively eight data corresponding to the number of output data per read-out operation of one time at the time of test operation out of plural data read out from a regular memory cell array.例文帳に追加

セレクタ回路７２は、正規メモリセルアレイから読出された複数のデータのうち、テスト動作時における１回の読出動作当たりの出力データ個数に相当する８個のデータを選択的に出力する。 - 特許庁

To provide a semiconductor memory in which increment of layout area can be suppressed and efficiency of initial fault screening can be improved when initial fault screening is performed with a test mode.例文帳に追加

レイアウト面積の増大を抑制することができ、かつテストモードにより初期故障スクリーニングを実施する際に、初期故障スクリーニング効率を高めることができる半導体記憶装置を提供する。 - 特許庁

A memory BIST circuit 4 where semiconductor chips 2 are used for a die sorting test, and contact pads 8 exclusive for testing are formed on dicing regions 3 separating the adjacent semiconductor chips 2.例文帳に追加

隣接する半導体チップ２間を分離するダイシング領域３上に、前記半導体チップ２をダイソート・テストに使用するメモリＢＩＳＴ回路４およびそのテスト専用コンタクトパット８を形成する。 - 特許庁

Also, at test mode, the switch circuit 702 is turned on, the power source voltage supply circuit 70 supplies ground voltage GndT supplied from the pad 41 to the memory cell array 110 through impedance.例文帳に追加

また、テストモード時、スイッチ回路７０２はオンされ、電源電圧供給回路７０は、パッド４１から供給された接地電圧ＧｎｄＴをメモリセルアレイ１１０にインピーダンスを介して供給する。 - 特許庁

To properly process defective address data in the processes after wafer test has been completed during a nonvolatile memory production when a defective cell that is newly detected or discovered is to be replaced by a redundancy cell.例文帳に追加

不揮発性メモリの製造に際して、ウェハテスト終了後の後工程において、新たに検出あるいは判明した不良セルをリダンダンシセルに置き換える場合の不良アドレスデータの処理の適正化を図る。 - 特許庁

A test pattern 20 which is generated, by compressing data corresponding respective pins of an LSI 70 by using an algorithm enabling the data to be decompressed (easily) in real time, is stored in a pattern memory 40 of a pattern generator 30.例文帳に追加

パターンジェネレーター３０のパターンメモリ４０には、ＬＳＩ７０の各ピンに対応するデータがそれぞれリアルタイムに伸張可能（容易）なアルゴリズムで圧縮されたテストパターン２０が格納される。 - 特許庁

When an address generated from the test pattern generating section 105 coincides with a defective address stored in the fail information storing section 108, a checker pattern is inputted to each memory after relieving processing without changing data from the test pattern generating section 105 by using a data scramble section 107 discriminating whether data inputted to a memory is reversed or not in accordance with a value of the least significant bit of a defective address.例文帳に追加

テストパターン生成部１０５から生成されるアドレスがフェイル情報格納部１０８に格納された不良アドレスと一致した場合に、不良アドレスの最下位ビットの値に応じてメモリへのデータ入力を反転させるかどうかを判定するデータスクランブル部１０７を用いることで、テストパターン生成部１０５からのデータを変更することなく、救済処理後の各々のメモリに対して、チェッカーパターンを入力する。 - 特許庁

In a pattern inspection device with which patterns of a plurality of dies 22 formed on the test piece 2 for inspection are inspected, the pattern inspection device is equipped with a memory device 36 for a stream image to store the stream image of the test piece 2 for inspection, and a DD comparing section 51 to DD compare the patterns of the respective dies 22 in the stream image with one another.例文帳に追加

検査対象試料２に形成された複数のダイ２２のパターンを検査するパターン検査装置において、検査対象試料２のストリーム画像を記憶するストリーム画像用メモリ装置３６と、ストリーム画像内の各ダイ２２のパターンを相互にＤＤ比較するＤＤ比較部５１と、を備える、パターン検査装置。 - 特許庁

A memory 6 of the IC tag 3 records individual identification information of each electric motor 1 to which the IC tag 3 is attached, test result information (scanning data of a test result list before shipping from a factory) of the electric motor 1, manufacture history information in a factory, and equipment information including operation history information.例文帳に追加

ＩＣタグ３のメモリ６には、ＩＣタグ３が取り付けられた各電動機１の個体識別情報、当該電動機１の試験成績情報（工場出荷前の試験成績書のスキャンニングデータ）、工場における製作履歴情報、及び運転履歴情報を含む機器情報が記録されている。 - 特許庁

Since the test sequence and the testing patterns are stored in the nonvolatile memory 16 of the display device 10, this eliminates the need for cumbersome and extensive tasks of preparing testing devices respectively corresponding to the models of the display device and the test sequence and the testing pattern which are respectively suitable for the models of the display device and storing them in the testing devices, respectively.例文帳に追加

これにより、表示装置１０の不揮発性メモリ１６に検査シーケンスおよび検査用パターンが格納されているため、モデルごとに検査装置を準備し、モデルに合わせた検査シーケンスおよび検査用パターンをそれぞれの検査装置に格納するという煩雑で大掛かりな作業が不要となる。 - 特許庁

A switch element (51) comprising single channel type MOS transistors are provided at the halfway of a path in which high voltage (EXWL) supplied to a memory array (10) from an external terminal when a test is transmitted, it is not necessary that supply voltage is reset without omission during a test by turning off the switch element (51) at switching a word line.例文帳に追加

テスト時に外部端子からメモリアレイ（１０）に供給される高電圧（ＥＸＷＬ）を伝達する経路の途中に単一チャネル型のＭＯＳトランジスタからなるスイッチ素子（５１）を設け、ワード線切換え時に該スイッチ素子をオフさせることでテスト中にいちいち供給電圧をリセットする必要をなくした。 - 特許庁

Priority of a section for feeding a sheet at the time of test print is preset in a priority memory means 33 and test print is executed by one action for operating an executing signal generating section without requiring a troublesome operation for setting a priority at the paper feed section while looking a manual.例文帳に追加

テスト印字の際に給紙する給紙部の優先順位を優先順位記憶手段３３に予め設定し、テスト印字に際しては、マニュアルを見ながら給紙部の優先順位を設定する面倒な操作をすることなく、実行信号発生部を操作するワンアクションでテスト印字を実行するようにする。 - 特許庁

In the test mode, a light emitting element 21 transmits a test signal to the relaying device 5, a light receiving element 22 receives a reply from the relaying device 5, the communication apparatus 20 selects an element holder with the light emitting element and the light receiving element providing an excellent communication state and allows a memory 28 to store its ID number.例文帳に追加

テストモードにおいて、発光素子２１から中継機５に向けてテスト信号を発信し、中継機５からの返信を受光素子２２により受信し、この受信した信号に基いて、良好な通信状態の発光素子及び受光素子を有する素子ホルダを選択し、そのＩＤ番号をメモリ２８に記憶させる。 - 特許庁

A button telephone main unit 1 is provided with a second control program memory 17 storing new control program data, and a switching time storage table 19 storing test start date information of low use frequency to be switched to the new control program data and test end date information to be switched old control program data.例文帳に追加

ボタン電話主装置１内に、新制御プログラムデータを格納した第２制御プログラムメモリ１７、及び新制御プログラムデータに切り替えるべき使用頻度の低い試験開始日時情報、及び旧制御プログラムデータに切り戻すべき試験終了日時情報をそれぞれ格納した切替時間記憶テーブル１９を備えておく。 - 特許庁

The magnetic memory cell write current threshold detector (510) includes a first MRAM test cell (512) receiving a write current and sensing when the write current exceeds a first threshold, and a second MRAM test cell (514) receiving a write current and sensing when the write current exceeds a second threshold.例文帳に追加

この磁気メモリセル書込み電流閾値検出器（５１０）は、書込み電流を受け取って該書込み電流が第１の閾値を超えたときを判定するための第１のＭＲＡＭテストセル（５１２）と、書込み電流を受け取って該書込み電流が第２の閾値を越えたときを判定するための第２のＭＲＡＭテストセル（５１４）とを含む。 - 特許庁

A diagnostic system for a vehicle comprises a memory inputted and stored with vehicle specific information, and storing diagnostic test requirements concerning a plurality of diagnostic sequences, and a processor determining the test requirements for a selected diagnostic sequence according to the vehicle specific information prior to the execution of the diagnostic sequence.例文帳に追加

車両の診断システムは、特定の車両情報を入力及び保存するとともに、複数の診断シーケンスに関する診断テストの要件を保存するメモリと、前記診断シーケンスの実行に先立ち、選択された診断シーケンスのテスト要件を、前記特定の車両情報に応じて判断するプロセッサと、を備える。 - 特許庁

The voltage supply circuit 70 receives a test mode signal TE of a H level and supplies the threshold value voltage of the N channel MOS transistor 73 to the node 38 connected to a cell Vcc line of a memory cell MC 11, and receives a test mode signal TE of a L level, and supplies external power source voltage to the node 38.例文帳に追加

電圧供給回路７０は、Ｈレベルのテストモード信号ＴＥを受けてメモリセルＭＣ１１のセルＶｃｃ線に接続されたノード３８にＮチャネルＭＯＳトランジスタ７３のしきい値電圧を供給し、Ｌレベルのテストモード信号ＴＥを受けてノード３８に外部電源電圧を供給する。 - 特許庁

To provide a test tube rack constituted so as to store the data necessary for the transport and keeping a specimen-containing test tube in a wireless tag, to enable the reading of the memory data of the wireless tag by radio communication and capable of later writing the data necessary for the re-inspection presence data or the like of a specimen in the wireless tag.例文帳に追加

検体入り試験管の輸送保管に必要な情報を無線タグに記憶させておき、この無線タグの記憶情報を無線通信によって読み取ることができ、また無線タグに検体の再検査有無情報等の必要な情報を後で書き込むこともできる試験管ラックを提供することにある。 - 特許庁

The method for testing a memory by writing and reading test date in and from the memory comprises a comparing step of comparing one of two data continuously read of data sequentially read in synchronization with a clock with another as expected data, and a decision step of deciding a fault of the memory based on a comparison result obtained by the comparison step.例文帳に追加

テストデータをメモリに書き込んで読み出すことでメモリを試験するメモリ試験方法において、クロックに同期して順次読み出されるデータのうち、連続して読み出される２つのデータのうち一方を期待データとして他方と比較する比較ステップと、比較ステップで得られる比較結果に基づいてメモリの不良を判定する判定ステップとを含むように構成する。 - 特許庁

In the semiconductor memory device having a control circuit C2 controlling an output of an on-chip compare signal OCC indicating pass/fail of data read from a memory array based on a scan signal SCAN and provided with a logic part, the prescribed terminal PAD out of a plurality of terminals for power source potentials provided in the semiconductor memory device is used for burn-in test.例文帳に追加

バーンイン試験の際に、スキャン信号ＳＣＡＮに基づいて、メモリアレイから読み出したデータのパス／フェールを表すオンチップコンペア信号ＯＣＣの出力を制御する制御回路Ｃ２を有するロジック部を備えた半導体記憶装置において、半導体記憶装置に設けられた複数ある電源電位用端子のうち所定の端子ＰＡＤをバーンイン試験用として使用する。 - 特許庁