「microprocessor memory」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a microprocessor (MPU) capable of performing debugging based on the instruction execution history at a normal execution speed with a memory of small capacity regardlessly of the size of an address space and the existence of a cache memory.例文帳に追加

アドレス空間の大きさやキャッシュメモリの有無に関係なく、小容量のメモリで通常の実行速度の命令実行履歴によるデバッグが可能なマイクロプロセッサ（ＭＰＵ）を提供する。 - 特許庁

A specified delay time of an address fed from a microprocessor 11 to a memory 12 is increased at the time of normal operation, and the microprocessor 11 determines a critical delay time at which it becomes impossible to read out data corresponding to the address appropriately from the memory 12 through a latch circuit 14.例文帳に追加

マイクロプロセッサ１１からメモリ１２に供給されるアドレスに通常の動作時における所定の遅延時間を増大させ、マイクロプロセッサ１１が前記アドレスに対応するデータをメモリ１２からラッチ回路１４を経て適正に読み込むことができなくなる臨界遅延時間を求める。 - 特許庁

To perform the read or write of data by one memory access in a microprocessor or the like having a cache memory or memory even when addresses are not neatly arranged according to the size of the designated data in the read or write of the data.例文帳に追加

キャッシュメモリやメモリを有するマイクロプロセッサ等において、データの読み出しまたは書き込み時に指定されたデータのサイズに応じてアドレスが整列していない場合でも、１回のメモリアクセスでデータの読み出しまたは書き込みをおこなうこと。 - 特許庁

The tamper-resistant microprocessor 100 is provided with: a processor core 10; a cache memory control section 20; a code data encryption decryption processing section 30; and a key value register 40 or the like.例文帳に追加

耐タンパマイクロプロセッサ１００は、プロセッサコア１０、キャッシュメモリ制御部２０、コードデータ暗号復号処理部３０、鍵値レジスタ４０等を備える。 - 特許庁

To provide a microprocessor and a data processing system in a configuration capable of tracing without spoiling the real-time nature while having a cache memory function.例文帳に追加

キャッシュメモリ機能を有しながらも、リアルタイム性を損なうことなくトレースできる構成のマイクロプロセッサ及びデータ処理システムを提供する。 - 特許庁

5 is a frequency divided circuit, 6 is a time counter, 8 is an input and output control part, 9 is a nonvolatile memory circuit, and 10 is an MPU (microprocessor unit).例文帳に追加

５は分周回路、６はタイムカウンタ、８は入出力制御部、９は不揮発性メモリ回路、１０はＭＰＵ（マイクロプロセッサユニット）である。 - 特許庁

To provide a microprocessor capable of guaranteeing that memory contents are not illegally altered at the time of program execution, a node terminal provided with the microprocessor capable guaranteeing program execution, a computer system and a program execution certifying method.例文帳に追加

プログラム実行の際にメモリの内容が不正に改ざんされていないことを保証可能なマイクロプロセッサ、そのマイクロプロセッサを備えプログラムの実行証明が可能なノード端末、コンピュータシステム及びプログラム実行証明方法を提供する。 - 特許庁

In updating a microprocessor, the downloaded program data signal of the power transmission specifications of a new microprocessor is used, and the program data of the power transmission specifications are executed by a programmable memory integrated circuit, so that it is possible to automatically update and correct the power transmission specifications demanded by each microprocessor.例文帳に追加

マイクロプロセッサーを更新する時に、ダウンロードされた新たなマイクロプロセッサーの送電仕様のプログラム・データ信号を利用し、且つプログラマブル・メモリー集積回路により当該送電仕様のプログラム・データを実行することにより、それぞれのマイクロプロセッサーの需要する送電仕様を自動的に更新して補正できる。 - 特許庁

To reduce the capacity of memory managed by a microprocessor and improve arithmetic efficiency of generation and compression of image data in the microprocessor, with respect to the image signal processor for generating the image data by the microprocessor, on the basis of the digital signal changed in digital from an analog signal that is obtained by an imaging device.例文帳に追加

撮像素子により得られるアナログ信号をデジタル変換してなるデジタル信号を基にマイクロプロセッサで画像データを生成する画像信号処理装置に関し、マイクロプロセッサが管理するメモリの容量の縮小化と、マイクロプロセッサによる画像データの生成、圧縮の演算効率の向上化を図る。 - 特許庁

When a bar code reader reads bar code information from a slip stuck to a delivered matter, a microprocessor stores the read bar code information to an un-transmission memory of a memory as delivery completion data.例文帳に追加

バーコードリーダにより配達物に貼られている伝票からバーコード情報を読み取ると、マイクロプロセッサは、読み取ったバーコード情報を配達完了データとしてメモリの未送信メモリに格納する。 - 特許庁

The microprocessor 100 copes with a flag reset instruction, a flag setting-equipped memory read instruction, a flag setting-equipped memory write instruction, a flag setting-equipped register setting instruction, and a flag reference-equipped branch instruction.例文帳に追加

このマイクロプロセッサ１００は、フラグリセット命令と、フラグ設定付きメモリリード命令と、フラグ設定付きメモリライト命令と、フラグ設定付きレジスタ設定命令と、フラグ参照付き分岐命令とに対応する。 - 特許庁

The microprocessor receives a signal related to a wall thickness to compare the same with the memory data related to a desired wall thickness to transmit the same as wall thickness data.例文帳に追加

マイクロプロセッサは、肉厚に関する信号を受信し、該信号を所望肉厚に関する記憶情報と比較し、肉厚情報として発信する。 - 特許庁

A radio communication link 140 is made usable by the microprocessor so that data stored in the memory can be transmitted at the time of detecting the damaging event.例文帳に追加

無線通信リンク１４０は、該マイクロプロセッサにより使用可能にされて、該損傷事象の検出時に該メモリに蓄積されているデータを伝送する。 - 特許庁

To provide a microprocessor which incorporates a RAM available for purposes other than a cache memory and can easily and also fast access the RAM.例文帳に追加

キャッシュメモリ以外の目的で利用可能なＲＡＭを内蔵して、このＲＡＭに簡易かつ高速にアクセスできるようにしたマイクロプロセッサの提供。 - 特許庁

The interpretive BIOS machine (30) is implemented by a microprocessor or computer having a memory (30b) storing a program including operating instructions.例文帳に追加

インタプリタ型ＢＩＯＳ装置（３０）は、動作インストラクションを含むプログラムを格納するためのメモリ（３０ｂ）を有するマイクロプロセッサ又はコンピュータによって構成される。 - 特許庁

To provide the architecture of a microprocessor system capable of raising the system performance sharply with the minimum design change in the existing memory system, etc.例文帳に追加

既存のメモリ・システム等において最小限の設計変更でシステム・パフォーマンスを大幅に向上させることができるマイクロプロセッサ・システム・アーキテクチャを提供する。 - 特許庁

To provide a semiconductor device capable of evaluating and pre- producing without developing a microprocessor with a built-in flash memory and capable of modifying a program in an early stage of mass production.例文帳に追加

フラッシュ内蔵マイコンを開発せずに評価・試作や量産初期段階でのプログラム変更を可能とする半導体装置を提供する。 - 特許庁

The electronic camera is provided with an imaging part, a microprocessor, a digital signal processor, and a multi-port memory capable of independent data access from a first and a second ports.例文帳に追加

本発明の電子カメラは、撮像部と、マイクロプロセッサと、デジタルシグナルプロセッサと、第１および第２ポートから独立にデータアクセス可能なマルチポートメモリとを備える。 - 特許庁

To surely protect a memory between a guest application and a guest OS and a VMM in a virtual machine using a microprocessor whose authority level has two steps.例文帳に追加

権限レベルが２段階のマイクロプロセッサを用いた仮想計算機において、ゲストアプリケーションとゲストＯＳ及びＶＭＭ間のメモリ保護を確実に行う。 - 特許庁

From the page exceeding signal, a memory controller connected to the microprocessor judges that the address signal has exceeded the page range of the DRAM.例文帳に追加

ページ超過信号によって，マイクロプロセッサに接続されるメモリコントローラは，アドレス信号がＤＲＡＭのページ範囲を越えたと判断することが可能となる。 - 特許庁

This data logger comprises the acceleration sensor, a sensor for measuring a physical quantity such as a temperature sensor, a display body, a memory, a microprocessor, an electric power source and an external connection terminal.例文帳に追加

データ・ロガーは、加速度センサと温度センサ等の物理量を測定するセンサと表示体とメモリとマイクロプロセッサと電源と外部接続端子らなる。 - 特許庁

To provide a VLIW type microprocessor equipped with a dynamic compiler to reduce overhead, and to reduce a memory capacity for storing an object code after scheduling.例文帳に追加

動的コンパイラを備えるVLIW型マイクロプロセッサにおいて、オーバーヘッドを低減することや、スケジューリング後のオブジェクト・コードを格納するためのメモリ容量を抑えること。 - 特許庁

The microprocessor is configured to retrieve the signature biometric characteristic from the memory and to perform a comparison between the signature biometric characteristic and a sample biometric characteristic.例文帳に追加

マイクロプロセッサは、署名バイオメトリック特性をメモリから検索し、その署名バイオメトリック特性とサンプルバイオメトリック特性との間で比較を行うように構成される。 - 特許庁

In a microprocessor 10A, a non-volatile memory 12 is configured to store a plurality of setting data corresponding to operation modes of a plurality of circuit blocks 11, 51 and 52.例文帳に追加

マイクロプロセッサ１０Ａにおいて、不揮発性メモリ１２は、複数の回路ブロック１１，５１，５２の動作モードに対応する複数の設定データを記憶する。 - 特許庁

After key data information is recorded in the high speed memory 10, a microprocessor 4 receives a reset release signal from the reset control circuit 3 and begins software processing.例文帳に追加

マイクロプロセッサ４は高速メモリ１０にキーデータ情報が記録された後、リセットコントロール回路３からのリセット解除信号を受けてソフトウェア処理を開始する。 - 特許庁

That is, the microprocessor is set freely, and based on data and programs stored in a memory device, the waveform shape can be constituted in an arbitrary shape.例文帳に追加

すなわち、マイクロプロセッサは、自由に設定されて記憶装置に記憶されたデータやプログラムを基礎として、波形形状を任意の形状に構成することができる。 - 特許庁

A circuit to be used for tag information and hit judgment, etc., are abolished in the cache memory 120 and a storage area display register 110 to indicate an area of a main memory 150 currently stored in the cache memory 120 is provided in a microprocessor 100 instead of the circuit.例文帳に追加

キャッシュメモリ１２０にはタグ情報やヒット判定などに使用する回路を廃止し，代わりにマイクロプロセッサ１００に，現在キャッシュメモリ１２０内に格納されているメインメモリ１５０の領域を示す格納領域表示レジスタ１１０を設ける。 - 特許庁

A CPU(central processing unit) of the microprocessor 1 determines presence of the connection by a recognizing signal from the circuit 6, if the presence is determined, the microprocessor 1 interrupts data access to the mask ROM to enable data access to the memory 4 and operates according to the program in the memory 4.例文帳に追加

マスクＲＯＭ内蔵マイコン１のＣＰＵは、フラッシュメモリ４の接続の有無を認識回路６からの認識信号によって判断し、フラッシュメモリ４が接続されていると判断した場合、マスクＲＯＭとのデータアクセスを遮断してフラッシュメモリ４とのデータアクセスを可能とし、フラッシュメモリ４のプログラムに従って動作する。 - 特許庁

To reduce the quantity of data transfer between a main memory and a cache memory and to reduce overhead due to the use of an external bus when registers are continuously retreated/restored to/from a stack area in a microprocessor loaded with a cache mechanism.例文帳に追加

キャッシュ機構を実装したマイクロプロセッサにおいて、スタック領域への連続的なレジスタ待避・復帰時の、主メモリとキャッシュメモリ間のデータ転送量を削減し、外部バス使用によるオーバヘッドを減少する。 - 特許庁

To acquire a flash memory system which can substantially increase rewritable times of a flash memory by suppressing erasure of data as much as possible, even if a microprocessor does not carry a special program.例文帳に追加

マイクロプロセッサが特別なプログラムを搭載していなくても、できる限りデータの消去回数を抑制して、実質的にフラッシュメモリの書き換え可能回数を増やすことができるフラッシュメモリ装置を得ることを目的とする。 - 特許庁

To eliminate possibility that the cash hit ratio of a task is lowered owing to processing of another task in a computer system having a microprocessor which performs parallel processing of a plurality of tasks, a cache memory and a main memory.例文帳に追加

複数のタスクを並行処理するマイクロプロセッサ、キャッシュメモリ及びメインメモリを備えたコンピュータシステムにおいて、あるタスクの処理によって、別のタスクのキャッシュヒット率が低下する可能性をなくすことを目的とする。 - 特許庁

To the content inconsistency of both the common memories, the microprocessor of the driven control system reads the address space of the common memory of the main control system, whereby the content of the common memory of the main control system is copied into the common memory of the driven control system.例文帳に追加

共通メモリの両者の内容不一致に対して、従系制御システムのマイクロプロセッサが主系制御システムの共通メモリのアドレス空間をリードすることにより、主系制御システムの共通メモリの内容を従系制御システムの共通メモリにコピーするようにした。 - 特許庁

The memory controller including a cache memory for temporarily storing signals transmitted/received between a microprocessor and a main storage device includes an access analysis device for analyzing the existing rate of each of access system signals transmitted/received between the microprocessor and the main storage device, and a memory reconfiguring device for reconfiguring the rate of the cache memory area based on signals output from the access analysis device.例文帳に追加

マイクロプロセッサと主記憶装置の間で送受信される信号を一時的に記憶するキャッシュ・メモリを備えたメモリ・コントローラにおいて、 前記マイクロプロセッサと前記主記憶装置の間で送受信される各アクセス方式の信号がそれぞれどのような割合で存在するか解析するアクセス解析装置と、 このアクセス解析装置から出力された信号に基づいて、前記キャッシュ・メモリの領域の割合を再構成するメモリ再構成装置と を備える。 - 特許庁

To provide a memory inspection circuit capable of performing checksum value calculation reading the whole area for memory read inspection in parallel with execution of a program stored in memory with a microprocessor and quickly detecting defective memory conditions with the external circuit configuration of ASIC maintained same as before.例文帳に追加

マイクロプロセッサによるメモリ上に格納されたプログラムの実行と並行して、メモリの読み出し検査対象となる全領域をリードするサム値計算を実行可能とし、ＡＳＩＣ外部の回路構成を従来と同じにしたまま、メモリの不良状態を速やかに検出できるメモリ検査回路を実現する。 - 特許庁

The controller 20 comprises a backup part 27, and a microprocessor 22 writes, in access to a flash memory 10, a sequence code, a value of sequence pointer, and data of a physical block address to the backup part 27.例文帳に追加

コントローラ２０にバックアップ部２７を備え、マイクロプロセッサ２２は、フラッシュメモリ１０へのアクセス時に、シーケンスコード、シーケンスポインタの値、物理ブロックアドレスのデータをバックアップ部２７に書き込む。 - 特許庁

When a power supply voltage is not more than an operation guarantee power supply voltage, a current buffer circuit 11 drives a memory circuit 3 into a reset status synchronously with the reset of a microprocessor 2.例文帳に追加

電源電圧が動作保証電源電圧以下のとき、電流バッファ回路１１は、マイクロプロセッサ２をリセットするのに同期してメモリ回路３をリセット状態に駆動する。 - 特許庁

The disk interface card mainly includes a disk interface, a temporary storage memory, a bus interface, and a microprocessor, and connects to the host disk interface of a host end through an electrical connection with a disk cable.例文帳に追加

主にディスクインターフェース、暫時保存メモリ、バスインターフェース、マイクロプロセッサーを含み、しかも該ディスクケーブルとの電気的接続を通してホストエンドのホストディスクインターフェースに接続する。 - 特許庁

A system of the present invention is provided with a synchronous-type flash memory device 100, a synchronous-type DRAM device 200 having a refresh mode, and a microprocessor 300 for controlling operations of both of these devices.例文帳に追加

本発明のシステムには、同期型フラッシュメモリ装置100、リフレッシュモードを有する同期型ＤＲＡＭ装置200、両装置の動作を制御するためのマイクロプロセッサ300が提供される。 - 特許庁

The controller has a system interface connected to a system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内にはシステムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

This voice control insertion port is composed of mainly a microprocessor unit 21, a display electric circuit 24, a control electric circuit 25, a key electric circuit 22, an input electric circuit 23, an output electric circuit 26, and a memory 27.例文帳に追加

本発明を主にマイクロプロセッサユニット、表示電気回路、コントロール電気回路、キイ電気回路、入力電気回路、出力電気回路及びメモリーで構成する。 - 特許庁

The microprocessor 13a reads the command display data of a selected CE device among the CE devices 11, 12 from the memory 13c and supplies the data to a display control circuit 13g.例文帳に追加

プロセッサ１３ａは、ＣＥ装置１１，１２のうち、選択されたＣＥ装置のコマンド表示データをメモリ１３ｃから読み出し、表示制御回路１３ｇに供給する。 - 特許庁

The communication device 21 of the vehicle side radio-transmits the information passed from the memory 23 and the sensor 24 through a microprocessor 22 to the communication device 13 of the street side.例文帳に追加

車両側の通信装置２１はメモリ２３及びセンサ２４からマイクロプロセッサ２２を経て渡された情報を道路側の通信装置１３へ無線送信する。 - 特許庁

The microprocessor having a bus master and the system bus has an external bus interface having an interface function between the external bus connected to an external memory and the system bus.例文帳に追加

バスマスタとシステムバスとを有するマイクロプロセッサにおいて、外部メモリに接続された外部バスと前記システムバスとのインターフェース機能を有する外部バスインターフェースを有する。 - 特許庁

To allow a local memory with a small capacitor to quickly and validly operate even when processing large-scaled data such as picture processing in a microprocessor and a storage device.例文帳に追加

マイクロプロセッサおよび記憶装置において、たとえば画像処理のように大規模データを処理する場合であっても高速で小容量なローカルメモリを有効に働かせること。 - 特許庁

EPGA 130 includes an internal logic part 300, a soft macro microprocessor 200 for controlling the internal logic part 300, and an internal memory 250 for storing measurement data.例文帳に追加

ＦＰＧＡ１３０は、内部ロジック部３００と、内部ロジック部３００を制御するソフト・マクロのマイクロプロセッサ２００と、計測データを格納する内部メモリ２５０とを含む。 - 特許庁