「microprocessor memory」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

When the microprocessors X, Y respectively jump to a leading address of a program PRGX and a leading address of a program PRGY at the same time, the microprocessor Y with a low priority is kept waiting for two processing cycles, and from that time on, an instruction can be read out from the different memory simultaneously with the microprocessor X.例文帳に追加

マイクロプロセッサＸ、ＹがそれぞれプログラムＰＲＧＸの先頭アドレス、プログラムＰＲＧＹの先頭アドレスに同時にジャンプした場合、優先度の低いマイクロプロセッサＹは２処理サイクルだけ待たされるが、それ以降はマイクロプロセッサＸと同時に異なるメモリから命令を読み出せる。 - 特許庁

In an apparatus consisting of a memory 6 capable of electrically performing write and erase of data and a microprocessor 2 capable of writing the data in the memory 6, debugging is performed at a state that access is directly made from the debugger 8 with the built-in emulation memory to the memory 6 by automatically recognizing connection of the debugger 8 and changing a mapping area of the memory 6 when the debugger 8 is connected.例文帳に追加

データの書き込みや消去を電気的に行えるメモリ６と、このメモリ６にデータを書き込むことができるマイクロプロセッサ２からなる装置において、エミュレーションメモリを内蔵したデバッガ８を接続する際に、デバッガ８の接続を自動認識して前記メモリ６のマッピングエリアを変更することによってデバッガ８から直接前記メモリ６に対してアクセスできる状態でデバッグを行う。 - 特許庁

To provide a data access control method by a tamper-resistant microprocessor and a cache memory mount processor without the need for a complicated hardware function wherein contents of a cache memory can be read from other programs with a secure method when a plurality of programs share one encryption key without the access limit of the cache memory and without the need for scanning all areas of the cache memory.例文帳に追加

キャッシュメモリのアクセス制限がなく、キャッシュメモリの全領域を走査する必要がなく、複数のプログラムが１つの暗号鍵を共有する際安全な方法で他のプログラムから読み出すことができ、複雑なハードウェア機能が不要な耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法を提供する。 - 特許庁

A microprocessor 17 at the place of the remote machine generates an external control signal 16 according to pieces of data and instructions stored in a memory 18 to control the operation of the remote machine 12.例文帳に追加

リモート・マシンの場所にあるマイクロプロセッサ１７は、メモリ１８に記憶した複数のデータおよび命令にしたがって外部制御信号１６を発生してリモート・マシン１２の動作を制御する。 - 特許庁

Input data and an expected value are generated by a microprocessor 103 based on an inspection program stored in an instruction memory 102, and the input data are outputted to a function block A108.例文帳に追加

命令メモリ１０２に格納された検査用プログラムに基づいて、マイクロプロセッサ１０３で入力データと期待値を生成し、この入力データを機能ブロックＡ１０８に出力する。 - 特許庁

The switching device further comprises a memory device (202) which stores operating manner of the operating piece (8) and a microprocessor which compares with the desired operating manner of the operating piece (8) and controls the movement of the operating piece (8).例文帳に追加

作動子（８）の動作形態を記憶する記憶装置(202) 、および作動子（８）の希望される運動の形態と比較し、作動子（８）の運動を制御するマイクロプロセッサ、をさらに包含する。 - 特許庁

A microprocessor 104 of a portable wireless terminal 100 reads a speech speed conversion request signal 111 from a memory 110 and transmits the signal to a transmission line 300 via a transmission / reception section 101.例文帳に追加

携帯無線端末１００のマイクロプロセッサ１０４がメモリ１１０から話速変換要求信号１１１を読み出し、送受信部１０１を介して伝送路３００へ送信する。 - 特許庁

The microprocessor 7 keeps the present record of cartridge memory information about each tape cartridge 4 so as to provide the latest inventory to a library controller 13 as soon as it is requested.例文帳に追加

マイクロプロセッサ７は、要求があるとすぐに最新のイベントリをライブラリコントローラ１３に提供するように、各テープカートリッジ４に関するカートリッジメモリ情報の現記録を維持する。 - 特許庁

A sensor chip (SCHIP1) includes sensors (TD1, AS1, PD1, GS1), an A/D conversion circuit (AD1), a microprocessor (CPU1), a memory (HEM1), a transmission circuit (RF1), and a power generation device (CM1).例文帳に追加

センサ（ＴＤ１，ＡＳ１，ＰＤ１，ＧＳ１）、Ａ／Ｄ変換回路（ＡＤ１）、マイクロプロセッサ（ＣＰＵ１）、メモリ（ＭＥＭ１）、送信回路（ＲＦ１）、及び、電力発生装置（ＣＭ１）を備えたセンサチップ（ＳＣＨＩＰ１）を構成する。 - 特許庁

The memory location of each type of record is managed by the microprocessor unit 14 as a function of the modification or deletion of certain records and as a function of the storage of new records.例文帳に追加

記録の各タイプのメモリ位置は、ある記録の修正または削除の関数として、および新しい記録の保管の関数として、マイクロプロセッサ・ユニット（１４）によって管理される。 - 特許庁

A microprocessor 31 is provided with a readable and writable non-volatile memory 37 to store the count value of the drop of combined electromotive force in preventing and controlling an imperfect combustion.例文帳に追加

マイコン３１には、読み出し及び書き込みが可能な不揮発性メモリ３７が備えられ、不完全燃焼防止制御における合成起電力の低下のカウント数を保存する。 - 特許庁

When a power supply voltage is not less than the operation guarantee power supply voltage, the current buffer circuit 11 supplies a power supply voltage to the memory circuit 3 synchronously with the release of the reset of the microprocessor 2.例文帳に追加

電源電圧が動作保証電源電圧以上のとき、電流バッファ回路１１は、マイクロプロセッサ２のリセットを解除するのに同期して、メモリ回路３に電源電圧を供給する。 - 特許庁

The controller has a system interface connected to at least one external system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内には少なくとも1個の外部システムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

An instruction of a microprocessor is constituted of fields such as a kind of operation (operation code), a number of the register to be an operating object and information such an address of the memory (operand) in the virtual machine.例文帳に追加

仮想マシンでマイクロプロッセッサの命令は、演算の種類（オペコード），演算の対象となるレジスタの番号，及びメモリのアドレス等の情報（オペランド）等のフィールドで構成されている。 - 特許庁

Respective values of the power supply voltage Vb and the voltage Vr between both ends of the variable resistance 105a are transferred via an A/D converter 114 and a microprocessor 110A, to a RAM memory 112.例文帳に追加

電源電圧Ｖｂおよび可変抵抗１０５ａの両端電圧Ｖｒの各値はＡＤ変換器１１４とマイクロプロセッサ１１０Ａを介してＲＡＭメモリ１１２に転送される。 - 特許庁

To solve the problem with a microprocessor with a cache memory that makes branch predictions wherein the mounting of a high-capacity branch target buffer for a processor of a multistaged pipeline structure to efficiently execute branch instructions will result in an increase in a circuit scale.例文帳に追加

多段化したパイプライン構造のプロセッサが分岐命令を効率良く実行するために大容量の分岐ターゲットバッファを実装すると、回路規模が増大してしまう。 - 特許庁

To rewrite a nonvolatile memory provided by each microprocessor more quickly than in the conventional practice in an electronic controller including plural microcomputers.例文帳に追加

複数のマイクロコンピュータを内蔵する電子制御装置であって、各マイクロコンピュータが備える不揮発性メモリを、従来よりも迅速に書き換え可能な電子制御装置を提供すること。 - 特許庁

A sensor chip (SCHIP1) is provided with sensors (TD1, AS1, PD1 and GS1), an A/D conversion circuit (AD1), a microprocessor (CPU1), a memory (MEM1), a transmission circuit (RF1) and a power generator (CM1).例文帳に追加

センサ（ＴＤ１，ＡＳ１，ＰＤ１，ＧＳ１）、Ａ／Ｄ変換回路（ＡＤ１）、マイクロプロセッサ（ＣＰＵ１）、メモリ（ＭＥＭ１）、送信回路（ＲＦ１）、及び、電力発生装置（ＣＭ１）を備えたセンサチップ（ＳＣＨＩＰ１）を構成する。 - 特許庁

The user interface, the microprocessor, and the memory device are operatively linked so that a user can operate the analyzer by event driven tutorial images per chapter in the image displaying device.例文帳に追加

ユーザーインターフェース、マイクロプロセッサ及びメモリ装置は、画像表示装置上で、ユーザーにチュートリアル画像をイベント駆動式にチャプター単位で表示するように動作可能に統合され、構成されている。 - 特許庁

Thus, a microprocessor, a chip bus architecture, a memory, peripheral equipment and an input/output port or the like are shared by many SoC plans so that mean costs of each SoC plan can be reduced.例文帳に追加

これによって、マイクロプロセッサ、チップバスアーキテクチャ、メモリ、周辺装置および入出力ポートなどは多くのＳｏＣ計画に共用されるので、各ＳｏＣの平均コストを低減できる。 - 特許庁

To provide a construction machine control device capable of efficiently adjusting reading of a program part from a memory part and writing of data into the memory part in conducting control of travel or work of a construction machine and data control by a microprocessor.例文帳に追加

建設機械の走行や作業等の制御及びデータ管理をマイクロプロセッサで行う場合に、記憶部からのプログラム部分の読み出しと該記憶部へのデータの書き込みを効率良く調整することができる建設機械制御装置を提供すること。 - 特許庁

A display controller includes: a memory core which holds image data to be displayed; a register set holding structure data which enables display of the image data; and a bus interface which realizes bus communication between the memory core of the display controller and a microprocessor.例文帳に追加

ディスプレイコントローラは、表示される画像データを保持するメモリコアと、画像データの表示を可能にする構成データを保有するレジスタセットとを含むと共に、ディスプレイコントローラのメモリコアとマイクロプロセッサとの間でバスによる通信を可能にするバスインタフェースを含む。 - 特許庁

The center microprocessor programs the corresponding positions of LLMAC and the system memory buffers by a method for forming a chain which is called a linkage chain and which links the addresses of the data pumps to be processed by pointer information stored in the system memory buffer.例文帳に追加

中央マイクロプロセッサは、LLDMACおよびシステムメモリバッファの対応する位置を、連結チェーンと呼ばれる処理すべき各データポンプのアドレスを連結するチェーンがシステムメモリバッファ内に格納されるポインタ情報によって形成されるようなやり方にてプログラムする。 - 特許庁

The electronic controller 225 includes a memory 208 to store circuit breaker ratings, a breaker rating switch 205 to select the circuit breaker ratings, and a microprocessor 212 suitably and applicably coupled to the breaker rating switch and the memory.例文帳に追加

電子制御器２２５は、回路遮断器定格を格納するメモリ２０８と、回路遮断器定格を選択する遮断器定格設定スイッチ２０５と、遮断器定格設定スイッチ及びメモリに適切に作用可能に結合されたマイクロプロセッサ２１２とを備える。 - 特許庁

The uninterruptible power supply device has a data memory 115, which stores state information to judge the battery service lifetime, and a microprocessor 118 that controls transmission of the state information to an external storage device 300, reception from the external storage device 300, and writing into the data memory 115.例文帳に追加

バッテリの寿命を判断するための状態情報を記憶するデータメモリ１１５と、状態情報の外部記憶３００への送信、外部記憶３００からの受信、データメモリ１１５への書き込みを制御するマイクロプロセッサ１１８を有する。 - 特許庁

A method for meeting requirements for performance of a microprocessor having a plurality of resources, which is executed in a computer having a processor and a memory, includes steps of reading pre-executable code into the memory, and building machine code from the pre-executable code.例文帳に追加

プロセッサとメモリとを有するコンピュータにおいて実行される、複数のリソースを有するマイクロプロセッサの性能に対する要件を満たすための方法は、実行前コードをメモリに読み出すステップと、実行前コードからマシン・コードを構築するステップとを含む。 - 特許庁

A memory area (222) for parameter blocks, which are used to change register configuration, is formed on a non-volatile semiconductor memory (22) to perform configuration processing for the register on the basis of the parameter blocks in reset exception processing of a microprocessor (24).例文帳に追加

不揮発性半導体メモリ（２２）に、レジスタの設定の変更を可能とするパラメータブロックの記憶エリア（２２２）を形成し、マイクロプロセッサ（２４）のリセット例外処理において上記パラメータブロックに基づいて上記レジスタの設定処理が行われるようにする。 - 特許庁

The display-based tutorial module comprises an interface having an image displaying device, a memory device that stores a tutorial having a plurality of chapters, and a microprocessor that controls and coordinates at least the user interface and the memory device.例文帳に追加

表示式チュートリアルモジュールは、画像表示装置を有するインターフェースと、複数のチャプターを有するチュートリアルを保存するメモリ装置と、少なくともユーザーインターフェース及びメモリ装置を制御し、調整するように構成されたマイクロプロセッサとを含む。 - 特許庁

The microprocessor is programmed to determine whether or not a memory area with the error occurring therein is used for a predetermined purpose when an error occurs in the memory while an application program is being executed, and to initialize the memory area at a memory address with the error occurring therein and restart the execution of the application program when the memory area with the error occurring therein is used for the predetermined purpose.例文帳に追加

マイクロプロセッサは、アプリケーションプログラムの実行中に上記メモリにエラーが発生したとき、上記エラーが発生したメモリ領域の使用用途が予め定められた使用用途か否かを判定し、上記エラーが発生したメモリ領域が上記予め定められた使用用途であれば、上記エラーが発生したメモリアドレスのメモリ領域を初期化して上記アプリケーションプログラムの実行を再開する、ようにプログラムされている。 - 特許庁

To provide an image formation device that can easily rewrite data stored in an image processing device by transferring data stored in a noncontact memory to a memory connected to a microprocessor through a bus, without being accompanied with complicated work.例文帳に追加

非接触メモリに記憶されたデータをマイクロプロセッサにバス接続されたメモリに転送処理を行うことで煩雑な作業を伴うことなく画像処理装置内に記憶されているデータの書き換えを容易に行える画像形成装置の提供を目的とする。 - 特許庁

The microprocessor 100 includes a memory 3 having instructions stored therein, a CPU 1 for performing pipeline processing of fetched instructions, and a prefetch buffer 2 which reads ahead instructions in a request address from the CPU 1 and a plurality of following addresses from the memory and stores them therein.例文帳に追加

マイクロプロセッサ１００は、命令を格納するメモリ３と、フェッチした命令をパイプライン処理するＣＰＵ１と、ＣＰＵ１からの要求アドレスおよびそれに後続する複数のアドレスの命令をメモリ３から先読みして格納するプリフェッチバッファ２とを備える。 - 特許庁

The microprocessor 212 interprets a selected circuit breaker rating in the breaker rating switch 205, sets amplification gain adjustment for the circuit breaker based on the selected circuit breaker rating, and transmits the selected circuit breaker rating to the memory 208 for storage in the memory.例文帳に追加

マイクロプロセッサ２１２は、遮断器定格設定スイッチ２０５における選択回路遮断器定格を、選択回路遮断器定格に基づいて、回路遮断器に対する増幅利得調整を設定し、選択回路遮断器定格を、メモリ２０８での格納のために送信する。 - 特許庁

An external connection terminal 106 and a microprocessor 102 are connected through a processor protection circuit 107 and an external connection terminal 106, and DRAMs 103, 104 are connected through a memory protective circuit 110.例文帳に追加

プロセッサ保護回路１０７を介して外部接続端子１０６とマイクロプロセッサ１０２とを接続し、メモリ保護回路１１０を介して外部接続端子１０６とＤＲＡＭ１０３，１０４とを接続する。 - 特許庁

To provide an onboard electronic control device capable of performing, in abnormality detection related to a volatile backup memory backed up by an onboard battery, various abnormality detections while reducing the control load of a microprocessor.例文帳に追加

車載バッテリでバックアップされた揮発性のバックアップメモリに関する異常検出において、マイクロプロセッサの制御負担を軽減しながら多様な異常検出が可能な車載電子制御装置を得る。 - 特許庁

A DMAC 5 controls, upon receipt of a request to read data of a module 9 connected to the asynchronous bus 10 from a microprocessor 1, the dual port memory 8 to hold the data of the module 9.例文帳に追加

ＤＭＡＣ５は、マイクロプロセッサ１から、非同期バス１０に接続されたモジュール９のデータを読み出すための要求があった場合には、モジュール９のデータをデュアルポートメモリ８に保持させるように制御する。 - 特許庁

To provide a microprocessor which can eliminate reading out operation and realize lower-power-consumption when a cache memory is not necessary to be read out such as while coprocessor is in execution.例文帳に追加

コプロセッサ実行中のように、キャッシュメモリの読出しが不要な場合に、その際の読出し動作を削減することができ、より低消費電力化を実現することができるマイクロプロセッサを提供する。 - 特許庁

For using a micro-programmable PMW level, a microprocessor reads out from a table stored in a memory a voltage level corresponding to the quantity of angle displacement desired for the motor applied to its coil.例文帳に追加

マイクロプログラマブルＰＭＷレベルを使用するために、マイクロプロセッサはメモリ内に格納されているテーブルからモータに望まれる角度変位の量に対応する電圧レベルを読み出してモータのコイルに印加する。 - 特許庁

The microprocessor stores each of the execution programs stored in each of the address areas whose total number of times is large in each of address areas adjacent or continuous in the memory area.例文帳に追加

マイクロプロセッサは通算回数の多いアドレス領域の各々に記憶されていた実行プログラムの各々をメモリ領域内に近接若しくは連続するアドレス領域の各々に蓄積している。 - 特許庁

A microprocessor 121_-1 in the controller 12_-1 sets the information of the memory area on a cache 124_-1 natural to a designated logic disk area on the receipt of a wright-designated IO request.例文帳に追加

コントローラ１２-1内のマイクロプロセッサ１２１-1は、ライト指定のＩＯ要求を受け取ると、指定の論理ディスク領域に固有のキャッシュ１２４-1上のメモリ領域の情報を制御回路１２５-1に設定する。 - 特許庁

A microprocessor 22 of the controller 2 reads the storage information of the memory 14 of the head part 1 via communication ports 15 and 21, so as to control the head part at optimum conditions based on the information.例文帳に追加

コントローラ２のマイクロプロセッサ２２は、通信ポート１５及び２１を介してヘッド部１のメモリ１４の記憶情報を読み出し、この情報に基づいてヘッド部に最適な条件で制御を行う。 - 特許庁

A microprocessor uses a control signal received from an operations center or the cable headend, to create a menu template for storage, and each menu template is stored in a volatile memory in the set top terminal.例文帳に追加

マイクロプロセッサは、オペレーション・センタ又はケーブル・ヘッドエンドから受信した制御信号を用いて、記憶のためのメニュ・テンプレートを生成し、各メニュ・テンプレートは、セットトップ端末における揮発性のメモリに記憶される。 - 特許庁

In relation to this device for mobile communication and its operation method, the mobile communication device includes a microprocessor, a memory having an instruction database and an image database, a touch panel, a message module, and a communication module.例文帳に追加

モバイル通信のためのデバイス及びその操作方法であり、モバイル通信デバイスは、マイクロプロセッサ、命令データベース及び画像データベースを有するメモリ、タッチパネル、メッセージモジュール、及び通信モジュールを含む。 - 特許庁

The bus architecture comprises a main bus designed and adapted to connect a microprocessor, an image capture module, and a dual master module to a high density memory and a secondary bus operating independently of the main bus and designed and adapted to connect the dual master module to a high-speed secondary memory.例文帳に追加

このバス構造は、マイクロプロセッサ、イメージキャプチャーモジュール、およびデューアルマスタモジュールを高密度メモリに連結するように適合に設計されたメインバスとメインバスに独立的に動作してデューアルマスタモジュールを高速２次メモリに連結するように適合に設計された２次バスとを含む。 - 特許庁

This controller is provided with a means for resetting the data contents of a transmission memory (8) and/or the data contents of a reception memory (9) after each output and/or each read of data memorized there in a definition state ('invalid marking'), before a main microprocessor (4) outputs and/or reads new data.例文帳に追加

メインマイクロプロセッサ（４）が新たなデータを出力及び／または読込む以前に、送信メモリ（８）のデータ内容及び／または受信メモリ（９）のデータ内容を、そこにメモリされているデータの各出力及び／または各読込みの後に定義状態（「無効マーキング」）にリセットする手段が設けられていること。 - 特許庁

Interface circuits 131a and 132a for direct input and an interface circuit 134a for direct output are connected to the data bus 118 of a microprocessor 111 having a non-volatile memory 112 in which a control program or the like is stored and an RAM memory 113 for arithmetic processing.例文帳に追加

制御プログラム等が格納された不揮発メモリ１１２と演算処理用ＲＡＭメモリ１１３を有するマイクロプロセッサ１１１のデ−タバス１１８には、直接入力用インタフェ−ス回路１３１ａ、１３２ａ、直接出力用インタフェ−ス回路１３４ａが接続される。 - 特許庁