「microprocessor memory」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To prevent the waste of a memory resource, and to save power, and to reduce costs, and to improve efficiency by filling the string of extraction packets including the specific number of instructions with execution packets including the variable number of instructions without any waste by a parallel execution microprocessor.例文帳に追加

並列実行マイクロプロセッサで特定数命令を含む取出しパケットの列を変動数命令を含む実行パケットの列で無駄なく埋めて、メモリ資源浪費回避、電力節約、低コスト、高効率化を図る。 - 特許庁

The microprocessor 1 inputs another input data separately, reads out an executable code stored in a code memory 3, and acquires new output data by performing operations for the input data and the output data.例文帳に追加

マイクロプロセッサ１は、別の入力データを別途入力した上で、コードメモリ３に記憶される実行コードを読み出して、これらの入力データと出力データとの演算を行なうことで新たな出力データを得る。 - 特許庁

In the stand-by or active state of the mobile communication device, a microprocessor controller of the device is programmed so as to inquire of display driver memory about the data concerning characteristics of an image selected for display.例文帳に追加

携帯通信デバイスがスタンバイ若しくはアクティブ状態において、該デバイスのマイクロプロセッサ・コントローラは、ディスプレイ用に選択された画像の特性に関するデータについてディスプレイドライバ・メモリに問い合わせるようにプログラムされている。 - 特許庁

The sensors, the A/D conversion circuit, the microprocessor, the memory and the transmission circuit are formed on one of substrate faces (SIDE1) and the power generator is formed on a substrate face (SIDE2) opposite to the substrate surface.例文帳に追加

センサ、Ａ／Ｄ変換回路、マイクロプロセッサ、メモリ、及び、送信回路は、一方の基板面（ＳＩＤＥ１）上に形成し、また、電力発生装置は、前記基板面とは逆の基板面（ＳＩＤＥ２）上に形成する。 - 特許庁

This refreshing method is for a dynamic random access memory (DRAM) 3 provided in the microcontroller 1, and the DRAM 3 is refreshed during the preset standby time Tw of a microprocessor 2 controlling the microcontroller 1.例文帳に追加

マイクロコントローラ１内に設置されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）３のリフレッシュ方法であって，ＤＲＡＭ３は，マイクロコントローラ１を制御するマイクロプロセッサ２の予め設定された待機時間Ｔｗ中にリフレッシュされる。 - 特許庁

A MPU (microprocessor unit) 61 records the management data including the data specifying a timing intermediate time under execution of timer control and the limited number of times of data recording, in a flash memory 62 limited in the number of times of rewriting the data.例文帳に追加

ＭＰＵ６１が，データの書き換え回数に制限があるフラッシュメモリ６２に，タイマ制御の実行中の計時途中時間及びデータ記録の制限回数を特定するデータを含む管理データを記録する。 - 特許庁

A microprocessor 42 of a memory control device 40 can receive an input of N_Port_Name information capable of clearly identifying the host devices 10, 20 and 30, and an input of information as to which LU each host device can access.例文帳に追加

上位装置１０、２０、３０を一意に識別できるＮ＿Ｐｏｒｔ＿Ｎａｍｅ情報及び各上位装置がどのＬＵにアクセス可能であるかの情報の入力を、記憶制御装置４０のマイクロプロセッサ４２は受ける事ができる。 - 特許庁

By inputting a DMA transfer continuous signal from a DMA section 10 to a wait signal generating circuit section 30 during DMA transfer of the data to an internal memory 20, an active wait signal is input into a microprocessor 40 from the wait signal generating circuit section 30, and the processing of the microprocessor 40 is waited.例文帳に追加

内部メモリ２０にデータをＤＭＡ転送している間、ＤＭＡ部１０からｗａｉｔ信号発生回路部３０にＤＭＡ転送継続信号を入力することで、ｗａｉｔ信号発生回路部３０からマイクロプロセッサ４０にアクティブ状態のｗａｉｔ信号を入力してマイクロプロセッサ４０の処理をウェイトさせる。 - 特許庁

A monitoring control circuit part 30a successively transmits a number of question items by inquiry packets to the microprocessor 20a for controlling an electronic load group 12 in reaction to the content of a nonvolatile program memory 25a and the operating state of an input sensor group 11, and compares response contents from the microprocessor 20a with correct answer information to perform an abnormality determination.例文帳に追加

不揮発プログラムメモリ２５ａの内容と入力センサ群１１の動作状態に応動して電気負荷群１２を制御するマイクロプロセッサ２０ａに対して、監視制御回路部３０ａは照会パケットによって多数の質問事項を順次送信し、マイクロプロセッサ２０ａからの応答内容と正解情報とを比較して異常判定を行う。 - 特許庁

The image processing unit 1 includes at least one cell substrate 11 which has on a circuit board a microprocessor, a logic array, a memory device, a connection means for connecting them, and at least one external connection terminal for inputting/outputting an external signal, and has software built in the microprocessor and the logic array determine a processing content of data.例文帳に追加

画像処理ユニット１は、配線基板の上にマイクロプロセッサ、ロジックアレイ、メモリ装置及びこれらを接続する接続手段と外部信号入出力のための少なくとも１つの外部接続端子とを有し、前記マイクロプロセッサ及び前記ロジックアレイに組み込まれるソフトウェアによりデータの処理内容が決定される少なくとも１つのセル基板１１を具備する。 - 特許庁

A fitting belt 14 or a vest incorporates a sensing electrode 22 for monitoring the condition of the heart, a microprocessor with a memory for processing a signal received from the sensing electrode and comparing the signal with the patient's data, and a skin contact pulse electrode 32 for applying an electric pulse to the chest wall of the patient in response to the signal received from the microprocessor.例文帳に追加

装着帯又はベストは、心臓の状態をモニターする感知電極、感知電極から受信した信号を処理し、その信号を患者のデータと比較するメモリ付きマイクロプロセッサならびに、マイクロプロセッサから受信した信号に応答して患者の胸壁に電気パルスを印加する皮膚接触パルス電極を組み込んでいる。 - 特許庁

A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加

キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁

The system further comprises a microprocessor for processing video signals, in accordance with a program stored in a computer-readable memory, to determine the three-dimensional positions of the body and principle body parts of the system user.例文帳に追加

該システムは、更にこのシステム利用者の身体および主要身体部分の３次元位置を決定するために、上記のコンピュータが読取り可能な記憶装置に蓄積されるプログラムによりビデオ信号を処理するためのマイクロプロセッサを有する。 - 特許庁

When a fault such as an OS panic occurs in a node 10a, a microprocessor 12a samples information contents to be dumped in a control memory 13a of the node 10a and executes retreating processing to a magnetic disk 20a.例文帳に追加

ノード１０ａにおいてＯＳパニック等の障害が発生した場合、マイクロプロセッサ１２ａは、ノード１０ａの制御メモリ１３ａ中のダンプ対象となる情報内容を採取し、磁気ディスク２０ａへ退避する処理を実行する。 - 特許庁

The reset circuit 26 is characterized by setting the microprocessor 21 of the slave processor 2 as a stopped state by a 'download mode' of a mode setting strap 17 of the master processor 1 and downloading a program from the master processor 1 to the memory 23.例文帳に追加

このリセット回路２６は、マスタプロセッサ１のモード設定ストラップ１７の「ダウンロードモード」によりスレーブプロセッサ２のマイクロプロセッサ２１を停止状態とし、マスタプロセッサ１からのプログラムをメモリ２３にダウンロードすることを特徴とする。 - 特許庁

The sound signal is stored in the memory 27 at the same time, and the microprocessor unit 21 compares it with a preliminarily stored signal data when the same sound signal is input afterward, to switch an electric power source for the electrical goods connected to the insertion port on or off.例文帳に追加

同時に音声信号をメモリーに保存し、後に同じ音声信号を入力したときに、マイクロプロセッサユニットは予め保存した信号資料と比較し、差し込み口に接続した電気製品の電源を入れたり切ったりする。 - 特許庁

A decoder circuit 17 decodes the bus speed selection signal, and varies the voltage of power supply supplied from a power supply circuit 16 to a system bus 21 connecting the microprocessor 11 and the memory controller 13 based on the decoded value.例文帳に追加

デコード回路１７は、バススピード選択信号をデコードし、そのデコードされた値から、電源回路１６より、マイクロプロセッサ１１とメモリコントローラ１３との間を接続するシステムバス２１に供給される電源の電圧を可変させる。 - 特許庁

A request control part 33 of a SPU 30 in a microprocessor unit 22 issues a processing request to the outside occurring during processing of a task in a task processing part 32 and to store it in a request storage area 52 of a main memory 42.例文帳に追加

マイクロプロセッサユニット２２におけるＳＰＵ３０のリクエスト制御部３３は、タスク処理部３２におけるタスクの処理中に発生した外部への処理要求を発行し、メインメモリ４２のリクエスト格納領域５２に格納する。 - 特許庁

The digital photograph frame includes a frame body, a leg section, a microprocessor, output and input interfaces, an external connection memory device, a multiplexer, a first buffer unit, a second buffer unit, a third buffer unit, a first display panel, a second display panel, and a control panel.例文帳に追加

フレーム本体、脚部、マイクロプロセッサ、出力及び入力インターフェース、外部接続記憶デバイス、マルチプレクサ、第１のバッファユニット、第２のバッファユニット、第３のバッファユニット、第１のディスプレイパネル、第２のディスプレイパネル、及び制御パネルを含む。 - 特許庁

A microprocessor 7 reads genre information related with the genre of each program from an auxiliary information storage memory 11 based on a tuning operation by a remote controller 10 of a user, and reconstitutes tuning information stored in a tuning information storage memory 12 based on the genre information, and controls a tuner 3 to selectively execute tuning.例文帳に追加

マイクロプロセッサ７は、ユーザのリモコン１０による選局操作に基づき、補助情報記憶用メモリ１１から各番組のジャンルに関するジャンル情報を読み出し、そのジャンル情報を元に選局情報用記録メモリ１２に記憶されている選局情報を再構成し、チューナ３をコントロールして順次選局を行う。 - 特許庁

This microprocessor includes steps of: detecting a write to a memory subpage storing target instructions which have been translated to host instructions; detecting whether a sub-area of the memory page to which the write is addressed stores target instructions which have been translated; and invalidating host instructions translated from addressed target instructions.例文帳に追加

ホスト命令に変換されたターゲット命令を格納するメモリ・サブページに対する書き込みを検出するステップと、書き込みがアドレスされたメモリ・ページのサブエリアが、変換されたターゲット命令を格納しているか否かについて検出を行うステップと、アドレスされたターゲット命令から変換されたホスト命令を無効にするステップとを含む。 - 特許庁

The infusion pump system for dispensing a drug to a patient in accordance with a predetermined therapeutic modality consists of a drug derivering means controlled by a microprocessor and replaceable memory modules coupled to the microprocessor so as to be adjusted to specific pump user interface and other characteristics require for differing therapeutic modalities.例文帳に追加

詳細には、本発明は、予め決められた治療方法にしたがって患者に投薬するための注入ポンプシステムであって、マイクロプロセッサーによって制御される薬投与手段と、特別なユーザーインターフェイス、または種々の治療法に求められる特性に適応するように上記マイクロプロセッサーと連結する交換可能なメモリーモジュールとからなることを特徴とする注入ポンプシステムに関する。 - 特許庁

The infusion pump system, specifically, for dosing a patient according to a predetermined treatment method is characterized by comprising a drug administering means which is controlled by a microprocessor, and a special user interface or a replaceable memory module for being coupled to the microprocessor so as to adapt to characteristics required for various treatment methods.例文帳に追加

詳細には、本発明は、予め決められた治療方法にしたがって患者に投薬するための注入ポンプシステムであって、マイクロプロセッサーによって制御される薬投与手段と、特別なユーザーインターフェイス、または種々の治療法に求められる特性に適応するように上記マイクロプロセッサーと連結する交換可能なメモリーモジュールとからなることを特徴とする注入ポンプシステムに関する。 - 特許庁

The microcomputer 10 is configured not to execute an instruction stored in an ROM 12 but to execute the code for the debug stored in a memory 24 when a microprocessor 14 performs access to the ROM 12 by performing access to an address stored in a first register 16.例文帳に追加

本発明のマイクロコンピュータ１０は、マイクロプロセッサー１４が、ROM１２にアクセスした際、第１レジスタ１６に記憶されたアドレスにアクセスをすると、ROM１２に記憶された命令を実行せずに、メモリ２４に記憶されたデバッグ用コードを実行するように構成する。 - 特許庁

To suppress unnecessary power consumption during execution of a repeat block (instruction code group to be executed repeatedly) in a program in a microprocessor which executes an instruction code including the repeat block fetched from an instruction cache memory.例文帳に追加

本発明は、命令キャッシュメモリからフェッチした、リピートブロック（反復実行する命令コード群）を含む命令コードを実行するマイクロプロセッサにおいて、プログラム中のリピートブロックを実行する場合に余計な電力の消費を抑制できるようにする。 - 特許庁

A memory device recognizes modes of access and reading required by a microprocessor, also enables performing self-conditioning of its internal circuit based on such a recognition to perform reading data in a required mode.例文帳に追加

本発明メモリ装置は、現在マイクロプロセッサによって必要とされているアクセス及び読取のモードを認識し、且つ要求されたモードでのデータの読取を行うためにこのような認識に基づいてその内部回路の自己条件付けを行うことが可能である。 - 特許庁

This allows a microprocessor, responsive to the called party telephone number, to connect to one of the internet-based telephone module and the like so that the audio communication is achieved according to the predetermined data stored in a memory.例文帳に追加

よって、メモリーに記憶される事前設定データ表に従って音声通信を確立するために、被呼側電話番号に対応するマイクロプロセッサーは、固定ネットワーク通信モジュール、インターネットベースの電話モジュール等の１つに電話システムを結合する。 - 特許庁

When the value of the upper field 121 is other than the predetermined one, the microprocessor consults a register 1 previously assigned to the value to access a memory 2 by using the value of the register 1 and the value of the lower field 122 as a base address and an offset, respectively.例文帳に追加

一方、この上位フィールド１２１の値が所定の値以外であったとき、マイクロプロセッサは、その値に予め割り当てられたレジスタ１を参照し、そのレジスタ１の値をベースアドレス、下位フィールド１２２の値をオフセットとしてメモリ２にアクセスする。 - 特許庁

Each microprocessor 15, 25 in each CPU module of default operation system/standby system copies a current operation state status (operation system or standby system) to a backup memory 16, 26 during power-OFF to store it as a previous operation state status 16a, 26a.例文帳に追加

デフォルト稼動系／待機系の各ＣＰＵモジュールにおける各マイクロプロセッサ１５、２５は、電源ＯＦＦの際に、現在の稼動状態ステータス（稼動系か待機系か）をバックアップメモリ１６、２６にコピーして、前回稼動状態ステータス１６ａ，２６ａとして記憶させる。 - 特許庁

The large capacity multi-port cache memory having random access band width, to which parallel access from plural ports are enabled and suitable for use for the most advanced microprocessor with low probability of the erroneous cache is easily provided since the multi-port cache memory is formed by using one port cell block suitable for capacity increase as the component.例文帳に追加

本発明のマルチポートキャッシュメモリは、大容量化に適した１ポートセルブロックを構成要素として形成されるため、高いランダムアクセスバンド幅を有し、複数のポートからの並列アクセスが可能で、かつ、キャッシュミスの確率が小さい最先端のマイクロプロセッサへの使用に適した大容量のマルチポートキャッシュメモリを容易に提供することが可能になる。 - 特許庁

A sensor device is provided with a memory, a radio communicator for transmitting/receiving a signal with an external device having an external application, a radio controller for controlling it, a microprocessor, a process controller for instructing the processor to load scripts in the memory and a sensor driver controller for activating a proper sensor based on a request received from the sensor and the external application.例文帳に追加

センサデバイスは、メモリと、外部アプリケーションを有する外部デバイスとの間で信号を送受信する無線コミュニケータと、これを制御する無線コントローラと、マイクロプロセッサと、メモリにスクリプトをロードするようプロセッサに指示するプロセスコントローラと、センサ及び外部アプリケーションから受信したリクエストに基づいて適切なセンサを活性化するセンサドライバコントローラとを具備する。 - 特許庁

Consequently, once the program to be booked is thus specified, a microprocessor 10 registers information including the date, time, and channel of the broadcasting station needed to record the selected program as booking information according to the program information stored in the memory 90 and then enters booking standby state.例文帳に追加

これにより、予約する番組が指定されると、マイクロプロセッサ１０はメモリ９０に記憶した番組情報より、選択された番組の記録に必要な、日付け、時間、放送局のチャネルを含む情報を予約情報として登録し、予約待機状態に入る。 - 特許庁

DRAM devices and SRAM devices have a NAND interface system (interface system in which the same pin is commonly used for an address and data) so as to be coupled directly to a bus (address/data bus and control bus) of a NAND flash memory device connected to a microprocessor.例文帳に追加

本発明によると、DRAM装置及びSRAM装置はマイクロプロセッサーに連結されたNAND型フラッシュメモリ装置のバス（アドレス/データバス及び制御バス）に直接連結されるようにNANDインターフェイス方式（同一のピンがアドレス及びデータに共通に使用されるインターフェイス方式）を有する。 - 特許庁

This device is formed by stacking an adhesive film 1 which is detachably adhered to a body, sensors 44, 45, 46 for collecting biological information, a microprocessor 41 composing a signal processing circuit and an IC module having local memory 42, and a coin-type rechargeable battery 3 doubling with an antenna for local communication.例文帳に追加

身体に着脱可能に接着される接着フィルム１と、生体情報を収集するセンサ４４，４５，４６と、信号処理回路を構成するマイクロプロセッサ４１およびローカルメモリ４２を設けたＩＣモジュールと、近距離通信用アンテナを兼ねるコイン型充電池３とを積層してなる。 - 特許庁

This microprocessor obtains a value of an object instance variable not by accessing a register file 6 but accessing a memory 7 when the specified bits MSB of register specification fields 4b, 4c of an instruction code take prescribed values and a mode register 1 indicates an object program execution mode.例文帳に追加

本発明は、命令コードのレジスタ指定フィールド４ｂ，４ｃの特定のビットＭＳＢが所定の値になり、かつモードレジスタ１がオブジェクトプログラム実行モードを示している場合に、レジスタファイル６ではなく、メモリ７をアクセスして、オブジェクトインスタンス変数の値を得るマイクロプロセッサである。 - 特許庁

Since switches 109a and 109b are turned OFF at the air removal, even when an injection button 106 is pressed and a switch 113 is turned ON once and turned OFF again, a microprocessor 125 determines that administration has not been actually performed at the air removal, and the history of the amount of the injection administered, the date, and the time is not recorded in the memory 122.例文帳に追加

エアー抜き時はスイッチ１０９ａ，１０９ｂがオフのため、注射ボタン１０６が押され、スイッチ１１３が一度オンし再びオフしても、マイクロプロセッサ１２５はエアー抜きの際の空打ちと判断し、注射液量、日付、時刻の履歴をメモリ１２２に記録しない。 - 特許庁

The image capture device includes an image sensor 20 for receiving incident light; a microprocessor 50 for assisting the image sensor 20 in image capture; and a non-volatile, programmable memory 40 for storing predetermined variables that are loaded into the image sensor 20 upon activation.例文帳に追加

入射光を受光するための画像センサ２０と、画像捕捉において前記画像センサ２０を補助するためのマイクロプロセッサ５０と、起動時に前記画像センサ２０にロードされる所定の変数を保存するための不揮発性であって書き込み可能なメモリ４０とを備える。 - 特許庁

The flash memory system comprises a sector determination circuit 13 which detects a sector of unwritten status out of a plurality of sectors (0)-(3) when receiving a write command from a microprocessor 1, and writes data received from the outside in an unwritten status sector when the sector determination circuit 13 detects the sector of unwritten status.例文帳に追加

マイクロプロセッサ１から書込コマンドを受信すると、複数のセクタ（０）〜（３）の中から未書込状態のセクタを検出するセクタ判定回路１３を設け、そのセクタ判定回路１３が未書込状態のセクタを検出すると、外部から受信したデータを当該セクタに書き込むようにする。 - 特許庁

Television program data is intermittently downloaded to a plurality of user terminals each having a data receiver (34), a memory (22) for storing the television program data, an on-screen electronic program guide generator (19), a microprocessor (24), and a television monitor (20) for displaying a television program and an electronic program guide.例文帳に追加

テレビ・プログラム・データは、データ・レシーバ（３４）、テレビ・プログラム・データを記憶するためのメモリ（２２）、画面上電子プログラム・ガイド・ジェネレータ（１９）、マイクロプロセッサ（２４）、及びテレビ・プログラム並びに電子プログラム・ガイドを表示するためのテレビ・モニタ（２０）を備えた、複数のユーザ・ターミナルに、断続的にダウンロードされる。 - 特許庁

The memory 16 further stores an original table for regulating the reference relation between primary measurement quantity and distance, and a microprocessor 15 generates a transformation table by correcting the original table by use of a plurality of primary measurement values in a plurality of known distances and the correction parameter, whereby the transformation table is formed.例文帳に追加

メモリ１６は更に一次測定量と距離との基準の関係を規定する元テーブルを記憶し、マイクロプロセッサ１５は、複数の既知の距離において検出した複数の一次測定量と上記の補正パラメータとを用いて元テーブルを補正することにより、変換テーブルを生成する。 - 特許庁

A microprocessor uses a call control information slave table in a memory, a call control protocol conversion function, a fault monitor/processing function, a call control protocol retransmission function, and a terminal monitor function to allow the protocol handlers 4-1 to 4-4 to share loads of interface with a prescribed number of terminals.例文帳に追加

プロトコルハンドラ４−１〜４−４はマイクロプロセッサがそのメモリ内の呼制御情報スレーブテーブルと呼制御プロトコル変換機能と障害監視・処理機能と呼制御プロトコル再送機能と呼制御プロトコル転送機能と端末監視機能とを使って一定数の端末とのインタフェースを負荷分担する。 - 特許庁

Television program data are intermittently downloaded to a plurality of user terminals equipped with a data receiver (34), a memory (22) for storing television program data, an on-screen electronic program guide generator (19), a microprocessor (24), and a television monitor (20) for displaying television programs and an electronic program guide.例文帳に追加

テレビ・プログラム・データは、データ・レシーバ（３４）、テレビ・プログラム・データを記憶するためのメモリ（２２）、画面上電子プログラム・ガイド・ジェネレータ（１９）、マイクロプロセッサ（２４）、及びテレビ・プログラム並びに電子プログラム・ガイドを表示するためのテレビ・モニタ（２０）を備えた、複数のユーザ・ターミナルに、断続的にダウンロードされる。 - 特許庁

The microprocessor 110 calculates a linear approximation coefficient based on the first/second calibration voltage A1/A2 in cooperation with a program memory 111A, corrects a digital conversion value with respect to the analog input signal using the approximation coefficient, and corrects a linearity error in the conversion characteristics of the A/D converter.例文帳に追加

マイクロプロセッサ１１０はプログラムメモリ１１１Ａと協働して，第一・第二の校正電圧Ａ１・Ａ２に基づく直線近似係数を算出し，この近似係数を用いてアナログ入力信号に対するデジタル変換値の補正を行なって，ＡＤ変換器の変換特性の線形性誤差を補正する。 - 特許庁

In this programmable controller provided with a program memory 2 storing a sequence program, a data memory 5 storing data necessary to control and a microprocessor 1 for carrying out the execution of the sequence program and the whole control, it is possible to monitor real data in the middle of sequence program execution by adding a data trace circuit 9 that immediately traces data used in the middle of execution of the sequence program.例文帳に追加

シーケンスプログラムを記憶したプログラムメモリと制御に必要なデータを記憶するデータメモリと、前記シーケンスプログラムの実行と全体の制御を実行するためのマイクロプロセッサを備えたプログラマブルコントローラにおいて、シーケンスプログラムの実行中に使用したデータを即時トレースするデータトレース回路を付加することにより、シーケンスプログラム実行中の実データをモニタすることが可能なようにしたプログラマブルコントローラ。 - 特許庁

A ROM 40 of a master data as well as a programmable ROM 30 to be written is made attachably and detachably to a programmable ROM writer 50 through sockets 55, 51, a microprocessor 32 of the programmable ROM 30 reads data from the ROM 40 through a parallel port 33 and writes it in a flash memory 31.例文帳に追加

書込対象のプログラマブルＲＯＭ３０だけでなくマスタデータのＲＯＭ４０もソケット５５，５１を介してプログラマブルＲＯＭライタ５０に対して着脱可能とし、プログラマブルＲＯＭ３０のマイクロプロセッサ３２がパラレルポート３３を介してＲＯＭ４０からデータを読み込んでフラッシュメモリ３１に書き込むようにする。 - 特許庁