「microprocessor memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An EIR terminal can include a microprocessor, a memory communicatively coupled to the microprocessor, an EIR device, a multi-band antenna, and a wireless communication interface.例文帳に追加

コード化情報読取（ＥＩＲ）端末は、マイクロプロセッサ、該マイクロプロセッサに通信可能に結合されたメモリ、ＥＩＲデバイス、マルチバンドアンテナ、および、無線通信インターフェースを備える。 - 特許庁

When the connection of the external memory 3 is detected according to external memory connection state signals 5, 7, 8 showing the connection state or the release state between the external memory 3 and the microprocessor, a memory switching device 6 switches the microprocessor to the external memory 3.例文帳に追加

外部メモリ３とマイクロプロセッサとの接続もしくは解放の状態を表す外部メモリ接続状態信号５，７，８に従って、メモリ切り替え装置６は、外部メモリ３の接続が検出された場合には外部メモリ３への切り替えを行い、外部メモリの解放が検出された場合には内部メモリ２への切り替えを行う。 - 特許庁

The bus interface unit of the microprocessor has an address conversion means converting a virtual address into a physical address and a memory read means reading contents corresponding to the physical address designated from a memory outside the microprocessor.例文帳に追加

マイクロプロセッサのバスインターフェイスユニットは、仮想アドレスを物理アドレスに変換するアドレス変換手段と、マイクロプロセッサ外部のメモリから指定された物理アドレスに対応する内容を読み出すメモリ読み出し手段とを含む。 - 特許庁

To provide a cache memory capable of preventing the increase of a chip area as much as possible and improving reliability, and to provide a microprocessor equipped with the cache memory.例文帳に追加

チップ面積の増大を可及的に防ぎつつ、信頼性を向上させたキャッシュメモリおよびこれを備えたマイクロプロセッサを提供する。 - 特許庁

The secret generated by the cryptographic unit is created using data stored in a protected memory 265 and the microprocessor does not have the ability to access the protected memory.例文帳に追加

暗号ユニットで生成される秘密は、保護メモリ２６５に記憶されたデータを使用して作成され、マイクロプロセッサは保護メモリにはアクセスできない。 - 特許庁

The memory card is provided with, in a memory card main body, a firmware storage part which can compress and expands the data and a microprocessor which controls and manages it.例文帳に追加

メモリーカード本体内にデータの圧縮・伸張を行うことができるファームウェア格納部とこれを統括制御するマイクロプロセッサを備える。 - 特許庁

This intermittent cooling fan control device includes: a microprocessor 40; a memory 95 electrically connected to the microprocessor 40; and an engine cooling fan 55 sucking air through a radiator 45, wherein the engine cooling fan 55 is electrically connected to the microprocessor 40.例文帳に追加

マイクロプロセッサ４０と、該マイクロプロセッサ４０に電気的に接続されたメモリ９５と、ラジエータ４５を通して空気を吸引するエンジン冷却ファン５５とを備え、該エンジン冷却ファン５５は、マイクロプロセッサ４０に電気的に接続される。 - 特許庁

The microprocessor reads the image data after the software processing from the multi-port memory, and records the image data in a recording medium.例文帳に追加

マイクロプロセッサは、このソフトウェア処理後の画像データをマルチポートメモリから読み出して記録媒体に記録する。 - 特許庁

Moreover, the microprocessor provides a memory in which required amplification data are stored according to a type of the auxiliary device.例文帳に追加

また、マイクロプロセッサは補助デバイスの種類に応じて必要な増幅データが記憶されているメモリをそなえる。 - 特許庁

To provide a method for testing an embedded analog core in an integrated circuit chip having a microprocessor core and a memory core.例文帳に追加

マイクロプロセッサコアとメモリコアを有する集積回路チップ内の埋込みアナログコアをテストする方法を提供する。 - 特許庁

To provide a microprocessor permitting reducing the capacity of a command memory and the capacity of a program itself.例文帳に追加

命令メモリの容量やプログラム自体の容量を削減することが可能なマイクロプロセッサを提供すること。 - 特許庁

To provide a microprocessor provided with a RAM capable of reading and writing data with latency being the same degree as that of a cache memory.例文帳に追加

キャッシュメモリと同程度のレイテンシーでデータの読み書きができるＲＡＭを備えたマイクロプロセッサの提供。 - 特許庁

the number of clock ticks that a microprocessor takes to decode and carry out an instruction after it has been fetched from memory. 例文帳に追加

ある命令がメモリーから取得されたあと, マイクロプロセッサーが解釈, 実行するのに必要なクロックの刻みの数 - 研究社 英和コンピューター用語辞典

When data can be read from the dual port memory 8, the microprocessor 1 reads the data held by the dual port memory 8 through the synchronous bus 6.例文帳に追加

デュアルポートメモリ８からデータの読み出しが可能となったならば、マイクロプロセッサ１は、デュアルポートメモリ８に保持されたデータを、同期バス６を介して読み出しを行う。 - 特許庁

The MPEG decoder includes a microprocessor, decoder that decodes an image sequence, memory in common use with the microprocessor and the decoder, circuit that evaluates a delay in the decoder, and control circuit that gives memory access priority to the decoder, when the delay in the decoder is higher than a prescribed level or gives the memory access priority to the microprocessor when it is not.例文帳に追加

マイクロプロセッサと、イメージシーケンスを復号化するデコーダーと、マイクロプロセッサに、またデコーダーに共通するメモリーとを含み、またデコーダー遅延を評価する回路と、デコーダー遅延が予定レベルより大きければ、デコーダーにメモリーアクセス優先権を許与し、さもなければマイクロプロセッサにメモリーアクセス優先権を許与する制御回路とを含む、回路。 - 特許庁

To reduce power consumption by such a way that stored data of a memory cell is not transferred to the other memory, as to a semiconductor memory such as a cache memory incorporated in a microprocessor.例文帳に追加

マイクロプロセッサに搭載されるキャッシュメモリなどに適用して好適な半導体メモリに関し、メモリセルの記憶データの他のメモリへの転送という処理を要せず、低消費電力化を図ることができるようにする。 - 特許庁

A clock generator 15 supplies in common a clock pulse of the frequency corresponding to a bus speed selection signal outputted from a microprocessor 11 to the microprocessor 11 and a memory controller 13.例文帳に追加

クロック発生器１５は、マイクロプロセッサ１１から出力されるバススピード選択信号に応じた周波数のクロックパルスを、マイクロプロセッサ１１とメモリコントローラ１３とに共通に供給する。 - 特許庁

The center microprocessor programs the corresponding positions of a linkage list direct memory access controller LLDMAC and system memory buffers in a microprocessor system, which are allocated to the respective data pumps for a processing (service), by using information from the respective state registers.例文帳に追加

各状態レジスタからの情報を用いて、中央マイクロプロセッサは、連結リスト直接メモリアクセスコントローラLLDMACおよび処理（サービス）のために各データポンプに割当てられたマイクロプロセッサシステム内のシステムメモリバッファの対応する位置を、プログラムする。 - 特許庁

The microprocessor 10 reads out microprocessor ID data from a read-only memory 31 storing the microprocessor ID data for identifying itself in response to identification command, and stores the same in registers 20, 22 which can be selectively read out by a programmer.例文帳に追加

マイクロプロセッサ１０は、識別命令に応答して、自身を識別するためのマイクロプロセッサＩＤデータを記憶している読出し専用メモリ３１からマイクロプロセッサＩＤデータを読出し、プログラマにより選択的に読出すことができるレジスタ２０，２２に記憶させる。 - 特許庁

The image formation device has a rewritable first memory connected to the microprocessor through the bus and a second memory controlled by electromagnetic coupling with a read write unit, and the microprocessor operates based on a transfer means that transfers the data stored in the second memory to the first memory and the first memory rewritten with the transfer means.例文帳に追加

マイクロプロセッサにバス接続された書き換え可能な第１のメモリと、リードライトユニットとの電磁結合により制御される第２のメモリを備え、前記第２のメモリに記憶されたデータを前記第１のメモリに転送する転送手段と、前記転送手段によって書き換えられた前記第１のメモリに基づいて前記マイクロプロセッサが動作する。 - 特許庁

In this case, the microprocessor 18a temporarily stops writing of new video signals to the video memory 14 so as to allow the video memory 14 to output a still picture video image and the microprocessor 18a sequentially reads the video data from the video memory 14 to transfer the data to the printer 20 in a still picture state.例文帳に追加

この場合、マイクロプロセッサ18aは、映像メモリ14ヘの新たな映像信号の書込みを一時停止することにより映像メモリ14から静止画映像を出力可能とし、静止画像状態となっている時に、前記映像メモリ14から順次映像データを読み出してプリンタ装置20ヘ転送する。 - 特許庁

To prevent a malfunction of a microprocessor from occurring due to reading of unintended data from a non-volatile memory on start-up.例文帳に追加

起動時に不揮発性メモリから意図しないデータが読み出されることによってマイクロプロセッサが誤動作するのを防止する。 - 特許庁

The control circuit 4 includes a microprocessor or the like having a memory. An output 14 of the control circuit 4 is input to the modem 5. 例文帳に追加

制御回路４はメモリを有するマイクロプロセッサ等で構成され、その出力１４はモデム５に入力される。 - 特許庁

The microprocessor 31 controls the throttle valve opening responsively to a degree of depression of an accelerator pedal 42 in cooperation with a program memory 32A.例文帳に追加

マイクロプロセッサ31はプログラムメモリ32Aと協働してアクセルペダル42の踏込み度合いに応動してスロトル弁開度を制御する。 - 特許庁

This synchronous random access memory 30 responds directly to the system clock signals 67 and is operated in synchronism with a related microprocessor.例文帳に追加

同期ランダムアクセスメモリ（３０）がシステムクロック信号（６７）に直接応答して、関連するマイクロプロセッサに同期して動作する。 - 特許庁

To provide a microprocessor which reduces processes for saving the contents of a general register to a stack of a data memory or reloading them.例文帳に追加

汎用レジスタの内容をデータメモリのスタックへ、退避または復元する処理を削減するマイクロプロセッサを提供する。 - 特許庁

The FIFO memory 1 is connected to a microprocessor 5 through a data bus 4, data are read out from the FIFO memory 1 by the microprocessor 5, a tag generation circuit 2 is informed that an external cache access to the microprocessor 5 is effective by a valid signal and a suitable tag data signal is sent from the circuit 2 so as to read out data from the FIFO memory 1.例文帳に追加

マイクロプロセッサ５にデータバス４を介して接続されて、そのマイクロプロセッサ５によりデータの読み出しが行われるファーストインファーストアウトメモリ１を設けて、タグ生成回路２に、マイクロプロセッサ５に対して、外部キャッシュアクセスが有効であることをバリド信号により通知させ、かつ適切なタグデータ信号を送出させることにより、ファーストインファーストアウトメモリ１を読み出し可能にする。 - 特許庁

When the microprocessor 21 decodes and executes instructions, they are simultaneously and sequentially compared with a fault causing instruction string preliminarily stored on a memory 24 of the microprocessor 21 by an instruction string comparison part 27.例文帳に追加

マイクロプロセッサ２１が命令をデコードおよび実行する際に、同時にあらかじめマイクロプロセッサ２１のメモリ２４上に格納された障害起因命令列と命令列比較部２７で逐次比較を行う。 - 特許庁

The 1st port 102 of a microprocessor is connected to the system bus 9 and the 2nd port 103 is connected to the local bus 2 to enable simultaneous access to the 1st memory 10 and 2nd memory 4 through the 1st and 2nd ports 102 and 103.例文帳に追加

そして、第１のポート１０２および第２のポート１０３を介して、システムっメモリ１０およびフレームメモリ４に同時にアクセス可能に構成される。 - 特許庁

This application is characterized by that a memory space independent of respective threads in a process is allocated when a virtual memory is allocated to the process by this microprocessor.例文帳に追加

本発明の特徴は、マイクロプロセッサでプロセスに仮想メモリを割り当てる場合において、プロセス内にある各々のスレッドとは独立的なメモリ空間を割り当てることにある。 - 特許庁

To provide a memory access control circuit with a simple structure and high in versatility, capable of improving the system performance and minimizing access between a microprocessor unit(MPU) and a memory.例文帳に追加

システム性能を向上させ、ＭＰＵ−メモリ間アクセスを最小化させることが可能な構造が簡単で汎用性の高いメモリアクセス制御回路を提供すること - 特許庁

To increase the overall speed when operating an associated microprocessor at a higher clocking rate than the flash memory access time.例文帳に追加

フラッシュメモリのアクセス時間よりも早いクロック時間で関連するマイクロプロセッサを動作させるときに全体の速度を向上させる。 - 特許庁

To increase operation speed of a circuit in which a translation look- aside buffer and a cache memory incorporated in a microprocessor are incorporated and to reduce power consumption of it.例文帳に追加

マイクロプロセッサに搭載されるトランスレーションルックアサイドバッファとキャッシュを搭載した回路の高速化、低消費電力化する。 - 特許庁

A MPU(microprocessor unit) 170 of the optical disk apparatus 200 stores original data for a land and original data for a groove in a RAM(random-access memory) 190.例文帳に追加

光ディスク装置２００のＭＰＵ１７０は、ランド用の元データとグルーブ用の元データとをＲＡＭ１９０に格納する。 - 特許庁

To provide an SRAM memory and a microprocessor, comprising a logic portion formed on a silicon substrate and an SRAM array portion.例文帳に追加

シリコン基板上に形成された論理部分と、ＳＲＡＭアレイ部分を備えるＳＲＡＭメモリ及びマイクロプロセッサの提供。 - 特許庁

SRAM ARRAY, SRAM CELL, MICROPROCESSOR, METHOD, AND SRAM MEMORY (SRAM MEMORY AND MICROPROCESSOR COMPRISING LOGIC PORTION REALIZED ON HIGH-PERFORMANCE SILICON SUBSTRATE AND SRAM ARRAY PORTION, INCLUDING FIELD EFFECT TRANSISTOR HAVING LINKED BODY AND METHOD FOR MANUFACTURING THEM)例文帳に追加

ＳＲＡＭアレイ、ＳＲＡＭセル、マイクロプロセッサ、方法、ＳＲＡＭメモリ（高性能シリコン基板に実現された論理部分と、連結されたボディを有する電界効果トランジスタを含むＳＲＡＭアレイ部分とを備えるＳＲＡＭメモリおよびマイクロプロセッサ、およびそれらの製造方法） - 特許庁

A data processing system 10 comprises the microprocessor 11 for executing burst transfer in mixed different operation modes, a synchronous burst memory 13 having a mode register 14 for a setting of the operation mode of the burst transfer, and the memory controller 12 for arbitrating access between the synchronous burst memory 13 and the microprocessor 11.例文帳に追加

データ処理システム１０は、異なる動作モードを混在させたバースト転送を実行するマイクロプロセッサ１１と、バースト転送の動作モードが設定されるモードレジスタ１４を有する同期式バーストメモリ１３と、同期式バーストメモリ１３とマイクロプロセッサ１１との間でアクセスを調停するメモリコントローラ１２とを備えたものである。 - 特許庁

To make realizable a clean animation with a small sacrifice as of the load and the power consumption of a microprocessor in an electronic device provided with the microprocessor, a liquid-crystal display screen and a screen driver with a memory.例文帳に追加

マイクロプロセッサと、液晶表示スクリーンと、メモリを有するスクリーンドライバとを具える電子装置において、クリーンアニメーションをマイクロプロセッサの負荷及び電力消費に関し小さな犠牲で実現可能にすることにある。 - 特許庁

To minimize the increase of a software/hardware scale by improving the flexibility of the using form of the memory system of a Harvard architecture type microprocessor.例文帳に追加

ハーバードアーキテクチャ型マイクロプロセッサのメモリ系の利用形態の柔軟性を改善し、ソフトウェア／ハードウェア規模の増大を最小限とする。 - 特許庁

To achieve a microprocessor for performing prefetch control which is optimal to the configurations of a memory or input/output device unique to a system.例文帳に追加

システム固有のメモリ構成や入出力装置の構成に最適なプリフェッチ制御を行うことができるマイクロプロセッサを実現する。 - 特許庁

Information to be required by the arithmetic logic for executing the arithmetic operation is described in the task description block in the memory by the microprocessor.例文帳に追加

演算を実行するために演算ロジックが必要とする情報は、マイクロプロセッサにより、メモリ内のタスク記述ブロックに格納される。 - 特許庁

Then a microprocessor 18a with a data transfer function transfers the video data stored in the video memory 14 to an external printer 20.例文帳に追加

そして、データ転送機能を有するマイクロプロセッサ18aは、映像メモリ14に保持された映像データを外部にあるプリンタ装置20へ転送する。 - 特許庁

A loop cache controller (214) of a microprocessor starts to construct a software pipe lined loop whose dimension is designated in a loop cache memory (210).例文帳に追加

マイクロプロセッサのループ・キャッシュ制御器（２１４）は、ループ・キャッシュメモリ（２１０）に指定寸法のソフトウェア・パイプライン化ループの構築を開始する。 - 特許庁

The apparatus comprises a GPS receiver 2, stabilizer 5, clock generator 4, microprocessor 7, memory chip 8, signal synthesizer 6, and computer 10.例文帳に追加

本装置は、ＧＰＳ受信機２、安定器５、クロック発生器４、マイクロプロセッサ７、メモリチップ８、信号シンセサイザ６、および、コンピュータ１０を具備する。 - 特許庁

To suppress delay in the processing of a microprocessor and complication in the structure of a memory controller, in burst transfer in mixed different operation modes.例文帳に追加

異なる動作モードが混在するバースト転送において、マイクロプロセッサの処理の遅延及びメモリコントローラの構成の複雑化を抑制する。 - 特許庁