「node-positive」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A switch 19 connects a terminal node 25 to either the capacitor intermediate node 21 between two capacitors connected in series between the positive-side power supply node 6 and the negative-side power supply node 7 or the second-phase node 23.例文帳に追加

スイッチ１９は、正側電源ノード６と負側電源ノード７との間に直列接続された２つのコンデンサの間のコンデンサ中間ノード２１または第２相ノード２３の一方に端子ノード２５を導通させる。 - 特許庁

The positive node (104) being the impermanent contact is electrically connected to the positive node of the battery (112), and the node (106) being the impermanent contact is electrically connected to a negative code (118) of the battery (112).例文帳に追加

前記非永久接点の正のノード（１０４）は前記バッテリ（１１２）の正のノードに電気的に結合され、前記非永久接点の負のノード（１０６）は前記バッテリ（１１２）の負のノード（１１８）に電気的に結合される。 - 特許庁

The constant voltage circuit 30 is connected between the positive electrode side power supply node NP and the voltage division node ND, keeping the voltage between the nodes NP, ND constant.例文帳に追加

定電圧回路３０は、正極側の電源ノードＮＰと分圧ノードＮＤとの間に接続され、これらのノードＮＰ，ＮＤ間の電圧を一定に保つ。 - 特許庁

The source and gate of a P-channel transistor M1 are connected to a node of the supply voltage Vdd of a positive polarity.例文帳に追加

ＰチャネルトランジスタＭ１のソース、ゲートは、正極性の電源電圧Ｖddのノードに接続されている。 - 特許庁

In the SRAM cell circuit, a positive feedback circuit is constituted by connecting an output node of a first inverter and an input node of a second inverter and also connecting the output node of the second inverter and the input node of the first inverter with a feedback control transistor.例文帳に追加

ＳＲＡＭセル回路は、第一のインバータの出力ノードを第二のインバータの入力ノードを接続し、且つ第二のインバータの出力ノードと第一のインバータの入力ノード間を帰還制御トランジスタで接続して正帰還回路を構成する。 - 特許庁

When the positive voltage charge pump 200 is activated again, the decoupling capacitor CDEC1 is connected with the output node Nout+.例文帳に追加

再び、正電圧チャージポンプ２００が活性化される際に、デカップル容量Ｃ_DEC1は出力ノードＮout+に接続される。 - 特許庁

Obtained measured values are substituted to y=(t1-t2)-(s1-s2), and it is determined that the node station #1 is positioned on the master unit side when the value of y is negative and that the node station #2 is on the master unit side when it is positive.例文帳に追加

得られた測定値を、ｙ＝（ｔ１−ｔ２）−（ｓ１−ｓ２）に代入し、ｙの値が負ならば、＃１がマスタユニット側に位置し、正ならば＃２がマスタユニット側に位置すると判定する。 - 特許庁

The lower layer generates and transmits a pseudo response packet to the upper layer in response to a positive response received from the reception node.例文帳に追加

下部層は、受信ノードから受信した肯定応答に応えて擬似応答パケットを生成しこれを上部層に伝送する。 - 特許庁

When the positive voltage charge pump 200 is deactivated, the decouple capacity CDEC1 is cut off from an output node Nout+ by the P-channel MOS transistor 108 before the potential of the output node Nout+ is lowered.例文帳に追加

正電圧チャージポンプ２００が非活性化される際に、出力ノードＮout+の電位が降下する前に、ＰチャネルＭＯＳトランジスタ１０８によってデカップル容量Ｃ_DEC1は出力ノードＮout+から切り離される。 - 特許庁

A reference voltage is applied to the positive input of the differential amplifier and an internal node voltage within the resistor divider network is fed back as the negative input.例文帳に追加

基準電圧が差動増幅器の正入力に印加され、抵抗分圧網の内部ノード電圧は、負入力として帰還される。 - 特許庁

The sense amplifier circuit 4 has a node NX to apply a positive constant voltage Vp before reading, a node NY to apply a negative constant voltage Vn before reading, and a node NZ connected to the nodes NX and NY when reading.例文帳に追加

センスアンプ回路４は、読み出し動作前に正の定電圧Ｖｐを与えられるノードＮＸと、読み出し動作前に負の定電圧Ｖｎを与えられるノードＮＹと、読み出し動作時にノードＮＸ及びＮＹと接続されるノードＮＺとを有する。 - 特許庁

For this reason, a potential, obtained by superimposing the charging voltage of the capacitor C12 on the potential of the positive supply line LP, appears at an output node OUT1.例文帳に追加

そのため、出力ノードＯＵＴ１には、コンデンサＣ１２の充電電圧を正供給線ＬＰの電位に重畳した電位が現れる。 - 特許庁

Positive charges of the intermediate node 5 are discharged via the p-MOS transistor 38, and negative charges are discharged via an N-well of the p-MOS transistor 38, and the potential of the intermediate node 5 is set to about 0.7 V.例文帳に追加

こうして、中間ノード５の正の電荷はｐ‐ＭＯＳトランジスタ３８を介して、負の電荷はｐ‐ＭＯＳトランジスタ３８のＮ‐ウェルを介してディスチャージすることによって、中間ノード５の電位を約０.７Ｖ程度にする。 - 特許庁

This load driving device 100 is provided with a limiting resistor 11 and a system relay SMR1 connected in series between a node N1 at the positive pole terminal side of a battery B and a node N2 at the high-tension side of a voltage raise converter 12.例文帳に追加

負荷駆動装置１００は、バッテリＢの正極端子側のノードＮ１と、昇圧コンバータ１２の高電圧側のノードＮ２との間に直列接続された制限抵抗１１及びシステムリレーＳＭＲ１を備える。 - 特許庁

If the voltage (Vout) at a node Z0 drops abruptly, the potential at the positive input of the comparator 7 drops because of the capacitor 8, so the transistor 9 is turned on.例文帳に追加

ノードＺ０の電圧（Ｖｏｕｔ）が急激に降下した場合、コンパレータ７の正入力の電位がコンデンサ８により低下するため、トランジスタ９がオンする。 - 特許庁

Furthermore, the change in the voltage level of the output node N1 during the positive feedback operation is also accelerated by bootstrap action in the input-stage circuit 100.例文帳に追加

また入力段回路１００におけるブートストラップ作用により、上記正帰還動作における出力ノードＮ１の電圧レベルの変化も高速化される。 - 特許庁

The detector has a return current zeroized node, electrically combined with the output and the reference of the AC voltage source, a ground node separately coupled electrically with the ground, a positive ion current sensor, and a negative ion current sensor.例文帳に追加

検出回路は、ＡＣ電圧源の出力と基準とに電気的に結合されている戻り電流ゼロ化ノードと、別個に接地に電気的に結合されている接地ノードと、正イオン電流センサと、負イオン電流センサとを含む。 - 特許庁

Therefore, decrease of positive charges can be suppressed at a node which is electrically connected to the drain of the transistor during the retention period after the inversion period.例文帳に追加

そのため、反転期間後の保持期間における当該トランジスタのドレインに電気的に接続されたノードにおける正電荷の減少を抑制することが可能である。 - 特許庁

This portable electronic device is provided with a battery (112) and impermanent contacts including a positive node (104) and a negative node (106) constituted so as to be electrically connected to a device including at least one volatile memory device (100).例文帳に追加

本発明による携帯用電子装置は、バッテリ（１１２）と、少なくとも１つの前記揮発性メモリ装置（１００）を含む装置に電気的に結合されるように構成された正のノード（１０４）及び負のノード（１０６）を含む非永久接点とを備える。 - 特許庁

However, since the node B and the power source of positive voltage Vdd are connected via a transistor T20, the potential Vb of the node B is stabilized at a High side, erroneous operation by noise superposed on a clock signal ck is prevented when a power is supplied.例文帳に追加

しかし、ノードＢと正の電圧Ｖddの電源とがトランジスタＴ２０を介してに接続されるため、ノードＢの電位Ｖｂは、Ｈｉｇｈ側で安定し、電源投入時、クロック信号ｃｋに重畳したノイズによる誤動作は防止される。 - 特許庁

Since the amount of the immune complex or the cell complex reflects the amount of the HIV virus produced in a limph node, the amount of the HIV virus produced in the limph node can be estimated by measuring the ratio of a resting period CD 4 positive T-cell holding the surface immune complex to the resting period CD 4 positive T-cell in the peripheral blood.例文帳に追加

これらの免疫複合体又は細胞複合体の量は、リンパ節で生産されるHIVウイルス量を反映しているので、末梢血中の静止期CD4陽性T細胞に対する表面免疫複合体を保持する静止期CD4陽性T細胞の割合を測定すれば、リンパ節で生産しているHIVウイルス量を推定することができる。 - 特許庁

The drive unit 10 electrically connects a gate electrode G to any of the positive electrode side power supply node NP of the DC power source 40 and the voltage division node ND in response to a control signal SG input from outside, turning on/off the IGBT 2.例文帳に追加

駆動部１０は、外部から入力された制御信号ＳＧに応じて、ゲート電極Ｇを、直流電源４０の正極側の電源ノードＮＰおよび分圧ノードＮＤのいずれかと電気的に接続することによってＩＧＢＴ２をオンまたはオフにする。 - 特許庁

An operational amplifier AMP1 is under feedback control so as to receive the same voltage at a positive input section and a negative input section, and a circuit node fbck has the same voltage as a reference voltage VREFI.例文帳に追加

オペアンプＡＭＰ１は、正入力部と負入力部が等しい電圧となるようフィードバックがかかり、回路ノードｆｂｃｋは、参照電圧ＶＲＥＦＩに等しい電圧となる。 - 特許庁

The forced pull-up circuit 10 forcibly pulls up the signal transmission node at the positive high potential side by receiving a pulse signal synchronously with an edge at the transition of the input signal.例文帳に追加

強制プルアップ回路は、入力信号変遷時のエッジに同期したパルス信号が印加されることにより、正の高電位側における信号伝達ノードを強制プルアップする。 - 特許庁

Namely, if the potential VDDR of voltage boosting node is a positive potential, it is 'H' level for driving the capacitor, and if the potential VDDR is a negative potential, it is 'L' level for driving the capacitor.例文帳に追加

すなわち、昇圧ノードの電位ＶＤＤＲが正の電位であればキャパシタ駆動用の“Ｈ”レベルであり、ＶＤＤＲが負の電位であればキャパシタ駆動用の“Ｌ”レベルである。 - 特許庁

The operational amplifier circuit is configured by connecting Rc1 and Rc2 in series between a negative input terminal and an output terminal of an operational amplifier, connecting Cc1 between a node between the Rc1 and the Rc2 and a positive input terminal, and connecting a phase compensation capacitor Cc2 between the positive input terminal and a ground terminal.例文帳に追加

オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２を、つないだことを特徴とするオペアンプ回路を示す。 - 特許庁

One mounting plate (40) for upper arm and multiple connecting plates (70) for upper arm are used as wiring for electrically connecting the upper arm-side switching elements (130) to a positive node (P) or output terminals (U, V, W).例文帳に追加

正側ノード（P）又は出力端子（U,V,W）に上アーム側スイッチング素子（130）を電気的に接続するための配線として、１つの上アーム用搭載板（40）及び複数の上アーム用接続板（70）が用いられている。 - 特許庁

A diagonal line of the bridge is branched at a node (1) of the both bridge-branching half sections that are connected to the positive- electrode side of the rectifier circuit (G), and a decoupling diode (D3) is connected between the both bridge-branching half sections.例文帳に追加

整流回路（Ｇ）の正極側に接続された両ブリッジ分岐半部のノード（１）においてブリッジの対角線が分岐され、両ブリッジ分岐半部の間に減結合用ダイオード（Ｄ３）を接続する。 - 特許庁

A high-capacitance storage node structure is produced in a substrate 10, by patterning a hybrid resist 12, to produce both negative tone resist regions 16 and positive tone resist regions 18 in the exposed region 14.例文帳に追加

基板１０内に高静電容量の記憶ノード構造を形成するため、ハイブリッド・レジスト１２をパターニングして、露光領域１４内にネガ型レジスト域１６とポジ型レジスト域１８を生成する。 - 特許庁

The input circuit 2d is provided with a pair of transistors to which the signal CLK and the CLK bar are respectively inputted and outputs an externally positive-phase signal clkz amplified from an output node according to the operation of each transistor.例文帳に追加

入力回路２ｄは、外部相補信号CLK ，CLK バーがそれぞれ入力される一対のトランジスタを備え、各トランジスタの動作に基づいて、出力ノードから増幅した内部正相信号clkzを出力する。 - 特許庁

Also, by a delay circuit 12 comprising a resistor 12a and a capacitor 12b, the waveform of the input signals is shaped and output signals (positive phase output signals OUTP in the figure 1) are output from a node NO.例文帳に追加

また、抵抗１２ａとキャパシタ１２ｂとからなる遅延回路１２によって、入力信号の波形は整形され、ノードＮＯから出力信号（図１では正相出力信号ＯＵＴＰ）が出力される。 - 特許庁

The charge pump circuit uses positive boosting voltage 2VDD generated in a node (a) of the initial stage as gate voltage to turn on a MOS transistor which outputs high levels (VDD) of first, third and fourth clock drivers 41, 43, 51 in a positive boosting charge pump circuit 100A.例文帳に追加

本発明のチャージポンプ回路は、プラス昇圧チャージポンプ回路１００Ａにおいて、初段のノードａに生成された正の昇圧電圧２ＶＤＤを用いて、第１、第３及び第４のクロックドライバー４１，４３，５１の高レベル（ＶＤＤ）を出力するＭＯＳトランジスタをオンさせるためのゲート電圧として用いる。 - 特許庁

Light latent images As, Bs, Cs when using a positive type photoresist, light latent images Ds, Es, Fs when using a negative type photoresist, and distance (resist thickness) from the node of standing waves to an incident interface are correlated one another.例文帳に追加

ポジ型フォトレジストを使用したときに光潜像Ａｓ，Ｂｓ，Ｃｓ、及びネガ型フォトレジストを使用したときの光潜像Ｄｓ，Ｅｓ，Ｆｓと、定在波の節から入射界面への距離（レジスト厚さ）との間には相関関係がある。 - 特許庁

A charge pump includes a first input transistor operable to receive an up (UP) signal and in response to receiving the UP signal, transmit a corresponding output current from a positive power supply to an output node.例文帳に追加

一実施形態によるチャージポンプは、アップ（ＵＰ）信号を受け取り、そのＵＰ信号の受け取りに応答して正の電源から出力ノードに対応する出力電流を送るように動作可能な第１の入力トランジスタを含む。 - 特許庁

The current source includes a resistor R having one end connected to a first power source node VSS, and a depression type transistor TR in which the other end of the resistor R is connected to a source and the first power source node VSS is connected to a gate, wherein the threshold voltage of the transistor TR has negative temperature characteristics and the resistance value of the resistor R has positive temperature characteristics.例文帳に追加

電流源は、一端が第１の電源ノードＶＳＳに接続される抵抗Ｒと、ソースに抵抗Ｒの他端が接続され、ゲートに第１の電源ノードＶＳＳが接続されるデプレッション型のトランジスターＴＲとを含み、トランジスターＴＲのしきい値電圧は負の温度特性を有し、抵抗Ｒの抵抗値は正の温度特性を有する。 - 特許庁

A comparing the high-level resulting signal CPH is outputted through a node N6 during a period that at least one of an amplifying data positive signal GDP, and an amplifying data negative signal GDM is higher than an amplifying high reference voltage GRH from the comparator 12.例文帳に追加

比較器１２からは、増幅データプラス信号ＧＤＰと増幅データマイナス信号ＧＤＭとの少なくとも一方が増幅高基準電圧ＧＲＨよりも高い期間において、ハイレベルの比較結果信号ＣＰＨがノードＮ６を介して出力される。 - 特許庁

Between at least one of a second output current source circuit 126 linked to a positive voltage feeding part 150 and the first resistor 136, and the second resistor 138, a second voltage reference output node N5 is disposed for generating a second reference voltage Vref2.例文帳に追加

正の電圧供給部１５０に連結された第２の出力電流源回路１２６及び第１の抵抗器１３６の少なくとも１つと、第２の抵抗器１３８との間に、第２の基準電圧Ｖｒｅｆ２を生成する第２の電圧基準出力ノードＮ５が配置される。 - 特許庁

Noise injection from a charge pump to other circuits may be reduced by limiting both positive and negative clock transition rates and limiting drive currents within clock generator driver circuits or by increasing a control node AC impedance of certain transfer capacitor coupling switches.例文帳に追加

チャージポンプから他の回路へのノイズ注入は、クロックの立ち上がり及び立ち下がり変化率を制限すると同時に、クロック生成駆動回路内の駆動電流を制限することにより、また、特定の転送コンデンサ結合スイッチの制御端子ＡＣインピータンスを増加させることによっても減少できる。 - 特許庁

In this high pressure-resistant analog switch circuit, the voltage of the gate of the high pressure-resistance junction type FET 71 is held in the same level as that of the voltage of the source regardless of whether the voltage (the voltage of a signal inputted to a node Si) of the source is positive or negative so that any negative power supply voltage (-V) is dispensed with.例文帳に追加

この高耐圧アナログスイッチ回路では、ソースの電圧（ノードＳｉに入力された信号の電圧）の正負にかかわらず高耐圧接合型ＦＥＴ７１のゲートの電圧がソースの電圧とほぼ同じレベルに保持されるため、負の電源電圧（−Ｖ）を必要としない。 - 特許庁

A VSG bias circuit 31 applies, for example, a voltage (select gate voltage VSG) of approximately 4V to selection transistors SGTD, SGTS instantly when reading a positive threshold cell by controlling a variable resistor 31a according to a DAC value from a control circuit (source node voltage is VSS).例文帳に追加

たとえば、ＶＳＧバイアス回路３１は、制御回路からのＤＡＣ値に応じて可変抵抗器３１ａを制御することにより（ソースノードは電圧ＶＳＳ）、正の閾値セルの読み出し時には、選択トランジスタＳＧＴＤ，ＳＧＴＳに４Ｖ程度の電圧（セレクトゲート電圧ＶＳＧ）が一挙に印加されるようにする。 - 特許庁

In a driver circuit which varies a voltage level of an output signal, made to correspond to the change in the voltage level of an input signal, when a transistor Q5 is turned on and the voltage level of the output signal is changed, positive feedback operation is performed for boosting an output node N1 of an input-stage circuit 100 that drives the driver circuit.例文帳に追加

入力信号の電圧レベルの変化に対応させて出力信号の電圧レベルを変化させるドライバ回路において、トランジスタＱ５がオンして出力信号の電圧レベルが変化すると、それを駆動する入力段回路１００の出力ノードＮ１が昇圧される正帰還動作が行われる。 - 特許庁

The light-emitting element is equipped with a reflective film positive electrode 2 formed on a glass substrate 1, a light-emitting layer 4 arranged at a position corresponding with a node 40a of a standing wave 40 defined by an emission wavelength and a negative electrode 6 serving as a reflective layer formed on the light-emitting layer 4.例文帳に追加

この発光素子は、ガラス基板１上に形成された反射膜陽極２と、反射膜陽極２上に、発光波長で決まる定在波４０の節４０ａに相当する位置に配置された発光層４と、発光層４上に形成された反射層を兼ねる陰極６とを備えている。 - 特許庁

A spontaneously magnetized ferrite magnetic substance is coaxially placed on a microstrip TMn10 resonator (n: positive integer) formed by providing a metal disk and three time symmetric branching on a non- magnetic dielectric substrate, with which a ground conductor is provided on the back, and that ferrite magnetic substance is constituted so that the position of an electric field node coincides with one of said branching.例文帳に追加

裏面に接地導体が設けられた非磁性誘電体基板上に金属円板及び３回対称の分岐を設けることで形成されたマイクロストリップ形ＴＭ_ｎ１０共振器（ｎ：正の整数）上に、自発磁化されたフェライト磁性体を同軸に載置し、かつそのフェライト磁性体は、電界節の位置が上述した分岐の１つと一致するように構成されている。 - 特許庁