「p-Tr」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The feedback means feeds back directly the output signal of the inverter circuit to the gates of the 2nd P-channel TR and the 2nd N-channel TR or feeds back the output signal of the inverter circuit that is subject to voltage division to the gates of the 2nd P-channel TR and the 2nd N-channel TR.例文帳に追加

その帰還手段は、第２のＰｃｈトランジスタと第２のＮｃｈトランジスタのゲートに、インバータ回路の出力信号を直接帰還するか、あるいはインバータ回路の出力信号を分圧帰還する。 - 特許庁

A pixel switching element consists of a n-channel MOS transistor(TR) 6 formed with a pair and a p-channel MOS transistor(TR) 7.例文帳に追加

画素スイッチング素子が対をなすｎチャネルＭＯＳトランジスタ６及びｐチャネルＭＯＳトランジスタ７からなる。 - 特許庁

This output circuit comprises P channel transistors(TR) 3, 4, and 5 and N channel TRs 6, 7, and 8; and the gates and drains of the P channel TR 4 and N channel TR 7 are connected and signals are inputted to the P channel TR 5 and N channel TR 8 through a delay circuit 9 and a delay circuit 10 respectively.例文帳に追加

Ｐチャネルトランジスタ３，４，５およびＮチャネルトランジスタ６，７，８から成る出力回路において、Ｐチャネルトランジスタ４およびＮチャネルトランジスタ７についてそのゲートとドレインとが接続され、Ｐチャネルトランジスタ５およびＮチャネルトランジスタ８にはそれぞれ遅延回路９および遅延回路１０を介して信号が入力される。 - 特許庁

A P-channel transistor(TR) P4 and an N-channel TR N4 are connected in parallel between analog input/output terminals.例文帳に追加

アナログ入出力端子間にＰｃｈ型トランジスタＰ４とＮｃｈ型トランジスタＮ４とが並列接続されている。 - 特許庁

The output signal of the inverter 34 is supplied to the gate terminals of the p-Tr 26 and n-Tr 32.例文帳に追加

インバータ３４の出力信号をトランジスタ３８，４０を介してｐ-Ｔｒ２６およびｎ-Ｔｒ３２のゲート端子に供給する。 - 特許庁

The noninverting buffer has an N-channel MOS transistor(TR) and a P-channel MOS TR, and source of the TRs are connected in common.例文帳に追加

同相バッファは、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとを有し、相互のトランジスタのソースが共通に接続されている。 - 特許庁

Instead of adding content that is irrelevant to some handbooks, authors can add a condition to the following elements: section, subsection,body, note, impo,warn, pre, p,table, tr, ul, oland li.例文帳に追加

いくつかのハンドブックには関係のない内容を追加する代わりに、執筆者は次の要素に条件を追加できます。 table,tr,ul,ol,li. - Gentoo Linux

A gate of a P-channel MOS transistor (TR) 3 and a gate of an N-channel MOS TR 4 are respectively connected to the output terminal of the output CMOS inverter 2.例文帳に追加

出力ＣＭＯＳインバータ２の出力端子には、ＰチャネルＭＯＳトランジスタ３およびＮチャネルＭＯＳトランジスタ４のゲートがそれぞれ接続されている。 - 特許庁

When the signal RBEWQ is held at the low level, the P type TR P2 and N type TR N2 turn off and the read bus line RB is held at the intermediate potential level.例文帳に追加

そして信号ＲＢＥＷＱをロウにすると、Ｐ型トランジスタＰ２およびＮ型トランジスタＮ２はオフし、リードバス線ＲＢは中間電位レベルを保持する。 - 特許庁

To surely prevent a through-current at application of power by adding a P-channel transistor(TR) in series to an output TR circuit.例文帳に追加

出力トランジスタ回路に直列にＰチャネルトランジスタを追加することで、電源投入時の貫通電流を確実に防止することができるようにする。 - 特許庁

Offset possible capacity (TR) in the right direction of the working machine (10) from the swing center line parallel with the front and rear directions and passing through the swing center (P) is approximately equal to offset possible capacity (TL) in the left direction.例文帳に追加

また、車体前後方向に平行で旋回中心(P)を通る旋回中心線から、作業機(10)の右方向へのオフセット可能量(TR)と左方向へのオフセット可能量(TL)とを略等しくする。 - 特許庁

Further, the current driving force of the P-channel MOS TR 6 is set about 1/10 time as large as that of an N-channel MOS TR 10 for discharging the node N6.例文帳に追加

また、ＰチャネルＭＯＳトランジスタ６の電流駆動力をノードＮ６を放電するためのＮチャネルＭＯＳトランジスタ１０の電流駆動力の１／１０程度にする。 - 特許庁

When a high pulse is outputted as an internal pulse signal RBEQ while a read bus line RB is in a low state, an N-type transistor(TR) N2 and a P-type TR, P2 are turned on.例文帳に追加

リードバス線ＲＢがロウ状態のときに、内部パルス信号ＲＢＥＱとしてハイパルスが出力されると、Ｎ型トランジスタＮ２、Ｐ型トランジスタＰ２はオン状態となる。 - 特許庁

When the potential of the pad P is reduced less than the threshold of a TR T3, the TR T3 is turned on, power supply voltage VDD is supplied to the gate of a TR T13 through a switching element SW3 and the potential of the pad P is pulled out by the TRs T12, T13.例文帳に追加

Ｉ／ＯパッドＰの電位がトランジスタＴ３のしきい値よりも低くなるとトランジスタＴ３がＯＮし、スイッチング素子ＳＷ３を介して電源電圧Ｖ_DDがトランジスタＴ１３のゲートに供給され、Ｉ／ＯパッドＰの電位がトランジスタＴ１２，Ｔ１３により引き抜かれる。 - 特許庁

When the potential of the pad P is reduced less than the threshold of a TR T4, the TR T4 is turned on, the potential of the pad P is pulled out by TRs T12 to T14 and a low level output data signal Dt is outputted to the I/O pad P.例文帳に追加

Ｉ／ＯパッドＰの電位がトランジスタＴ４のしきい値Ｖｔｈよりも低くなるとトランジスタＴ４がＯＮし、Ｉ／ＯパッドＰの電位がトランジスタＴ１２〜Ｔ１４により引き抜かれてＩ／ＯパッドＰにローレベルの出力データ信号Ｄｔが出力される。 - 特許庁

A static capacitor 3 (4) is respectively connected in series with a gate terminal of a P channel transistor(TR) (an N-channel TR) in an analog switch 2 with a configuration of parallel connection between the N and P channel TRs and a control signal output section that controls the operation of the N, P-channel TRs.例文帳に追加

ＮチャネルトランジスタとＰチャネルトランジスタとが並列接続された構成からなるアナログスイッチ２のゲート端子とこれらＮ、Ｐチャネルトランジスタを動作制御する制御信号出力部との間にそれぞれ静電容量３，４を直列接続する。 - 特許庁

A component recognition camera 34 for imaging components that are sucked by the P and P robot 20 is arranged between the tray Tr and the component delivery position P1.例文帳に追加

トレイＴｒと部品受渡し位置Ｐ１との間には、Ｐ＆Ｐロボット２０により吸着した部品を撮像するための部品認識カメラ３４を配設した。 - 特許庁

A resistance circuit includes resistive elements R1, TR, and R2 comprising a p-type diffusion layer formed in an n-type layer.例文帳に追加

抵抗回路は、Ｎ型層に形成されたＰ型拡散層からなる抵抗素子Ｒ１，ＴＲ，Ｒ２を含む。 - 特許庁

In the level shifter, two sets (a set comprising TRs P101 and N101 and a set comprising TRs P102 and N101) each consisting of a P-channel MOS transistor(TR) and an N-channel MOS TR connected in series are interposed in parallel between a power terminal and a ground point.例文帳に追加

本発明のレベルシフタは、電源端子と接地点との間において、直列に接続されたpチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタとの２組（トランジスタP101及びN101の組と、トランジスタP102及びN101の組と）が並列に介挿されている。 - 特許庁

The level shift circuit is provided with a p-channel MOS transistor(TR) M1 1 that configures a current source, n-channel MOS TRs M13, M14 that configure a current mirror, a p-channel MOS TR M12 for logical input and p-channel MOS TRs M15, M16 acting like a voltage limiter to limit the output voltage.例文帳に追加

電流源を構成するｐ型ＭＯＳトランジスタＭ１１と、カレントミラーを構成するｎ型ＭＯＳトランジスタＭ１３，Ｍ１４と、論理入力するｐ型ＭＯＳトランジスタＭ１２と、出力電圧を制限する電圧リミッタとなるｐ型ＭＯＳトランジスタＭ１５，Ｍ１６を設ける。 - 特許庁

A MOS TR 9 and a MOS TR 10 are p channel MOS TRs having exactly the same gate length and gate width and form a current mirror circuit CT1.例文帳に追加

ＭＯＳトランジスタ９とＭＯＳトランジスタ１０とは、ゲート長及びゲート幅が同一の全く同様な、ｐチャンネル型のＭＯＳトランジスタであり、カレントミラー回路ＣＴ１を形成している。 - 特許庁

Consequently, the output of an inverter I2 goes down to a low level, a P type TR P1 turns on, and an N-type TR N1 turns off, so that the potential of the read bus line RB varies from the low level to the high level.例文帳に追加

これによりインバータＩ２の出力はロウとなり、Ｐ型トランジスタＰ１はオン、Ｎ型トランジスタＮ１はオフし、リードバス線ＲＢの電位はロウからハイへと変動する。 - 特許庁

The gate of a P-MOS TR M2 is connected to the gate of the TR M2, the source is connected to the power supply (Vcc) terminal (not shown) and the drain is connected to one terminal of a resistor R1.例文帳に追加

Ｐ−ＭＯＳトランジスタＭ３のゲートはトランジスタＭ２のゲートに、それのソースは電源（Ｖｃｃ）端子（図示せず）に、それのドレインは抵抗Ｒ１の一端に、それぞれ接続されている。 - 特許庁

When a high level data signal D is inputted, a transistor(TR) T12 is turned on and the potential of an I/O pad P is pulled out.例文帳に追加

ハイレベルのデータ信号Ｄが入力されると、トランジスタＴ１２がＯＮし、Ｉ／ＯパッドＰの電位が引き抜かれる。 - 特許庁

A P-channel MOS transistor(TR) 51 is connected in parallel with a resistive component 50 of the low pass filter 19, and a gate control voltage generating circuit 53 applies gradually and temporally smoothly changing voltage to the gate 56 of the P-channel MOS TR 51 so as to smoothly increase the equivalent resistance between the source 52 and the drain 54 of the TR 51.例文帳に追加

ローパスフィルター１９を構成する抵抗素子５０と並列にＰチャネルＭＯＳトランジスタ５１を接続し、ＰチャネルＭＯＳトランジスタ５１のゲート５６へ、ゲート制御電圧発生回路５３から時間的に滑らかに漸次変化する電圧を供給して、ソース５２とドレイン５４の間の等価抵抗値を滑らかに増加させる。 - 特許庁

The gate electrode of the read transistor TR is made of a semiconductor material having an opposite conductivity to that of a channel, namely p+ polysilicon, when the read transistor TR is, for example, an nMOSFET.例文帳に追加

この読み出しトランジスタＴＲのゲート電極が、チャネルの導電型と逆の導電型を有する半導体材料、たとえば読み出しトランジスタＴＲがｎＭＯＳＦＥＴの場合にｐ^+ ポリシリコンからなる。 - 特許庁

In a signal potential converting circuit for a DRAM, a P-channel MOS transistor(TR) 5 is connected in parallel to a P-channel MOS TR 6 for charging a node N6 and turned on in a pulsating way in response to a leading edge of an input signal VI.例文帳に追加

ＤＲＡＭの信号電位変換回路において、ノードＮ６を充電するためのＰチャネルＭＯＳトランジスタ６にＰチャネルＭＯＳトランジスタ５を並列接続し入力信号ＶＩの立上がりエッジに応答してＰチャネルＭＯＳトランジスタ５をパルス的に導通させる。 - 特許庁

With this counterelectromotive force, the potential at a point P in the figure rises, and when the potential at the point P exceeds the value obtained by adding the forward drop voltage of a diode 11 to the potential at the base terminal of the drive TR T1, the drive TR T1 is turned on reversely.例文帳に追加

この逆起電力により図示のＰ点の電位が上昇し、Ｐ点の電位が駆動用トランジスタＴ１のベース端子の電位にダイオード１１の順方向ドロップ電圧を加えた値よりも高くなると駆動用トランジスタＴ１が逆方向にターンオンする。 - 特許庁

On an alumina substrate 1, capacitors C1 to C3 and a wiring pattern P are formed in a thin film and part of the wiring pattern P is used as a connection land 5 to mount a bare chip 6 of a transistor Tr.例文帳に追加

アルミナ基板１上にコンデンサＣ１〜Ｃ３と配線パターンＰを薄膜形成すると共に、配線パターンＰの一部を接続ランド５としてトランジスタＴｒのベアチップ６を搭載する。 - 特許庁

A P-MOS TR 3 acts like a charging current source that is controlled by a charging current control circuit 1 when a level of an input signal is a power supply level, and is turned off when the input signal is at a ground GND level.例文帳に追加

P-MOSトランジスタ３は、入力信号が電源レベルの時、充電電流制御回路１により制御される充電電流源として動作し、GNDレベルの時はオフになる。 - 特許庁

The on-resistance of a P-channel MOS TR TP and an N-channel MOS TR TN of the TR switch is controlled on the basis of signals A, B obtained by comparing a signal equivalent to an analog output signal OUT with an analog reference signal that is a target of the signal OUT.例文帳に追加

アナログ出力信号ＯＵＴと同等の信号を、該信号の目標とするアナログ値の基準信号と比較して得られた信号Ａ及びＢに基づいて、トランジスタ・スイッチのＰチャネルＭＯＳトランジスタＴＰやＮチャネルＭＯＳトランジスタＴＮのオン抵抗値を制御する。 - 特許庁

A series connection circuit of current control P-channel MOS TR 13 and an N-channel MOS TR 14 is connected between the TRs 11, 12 and an output CH is extracted from a connecting point between the TRs 13, 14.例文帳に追加

これらのトランジスタ１１、１２の間に、電流制御用のＰチャンネル型ＭＯＳトランジスタ１３及びＮチャンネル型ＭＯＳトランジスタ１４を直列に接続し、その間の接続点から出力ＣＨを取り出す。 - 特許庁

Then a bias level (Vbias 1) is supplied to the gate of the n-channel TR 13 for through-current control and a bias level (Vbias 2) is supplied to the gate of the p-channel TR 23 for through-current control.例文帳に追加

そして、貫通電流制御用のｎチャネルトランジスタ１３のゲートには、バイアス電位（Ｖｂｉａｓ１）が供給され、貫通電流制御用のｐチャネルトランジスタ２３のゲートには、バイアス電位（Ｖｂｉａｓ２）が供給される。 - 特許庁

A part (a part before testing) is taken from the tray TR of a second tray storing part 12 or the like (a first tray placing part) by a head 23 of a P & P robot 20, and the tested part is stored in a tray Tr of a third tray storing part 13 or the like (a second tray placing part) by the head 23.例文帳に追加

Ｐ＆Ｐロボット２０のヘッド２３により第２トレイ収納部１２等（第１トレイ載置部）のトレイＴｒから部品（試験前の部品）を取出す一方、試験後の部品をヘッド２３により第３トレイ収納部１３等（第２トレイ載置部）のトレイＴｒに収納するようにした。 - 特許庁

The test circuit includes: a contact chain 50 which contains a plurality of serially-connected contact resistances R; transistors TR in which a source region 17a is electrically connected to a connection point P of the adjacent contact resistances R; and a fuse 22 whose one end is electrically connected to a drain region 17b.例文帳に追加

直列に接続された複数のコンタクト抵抗Rを含むコンタクトチェーン５０と、隣り合うコンタクト抵抗Rの接続点Pに、ソース領域１７ａが電気的に接続されたトランジスタTRと、ドレイン領域１７ｂに一端が電気的に接続されたヒューズ２２とを有する試験回路による。 - 特許庁

The P channel MOS TR 1 is connected across a bit line BLi and node N1 and receives the voltage on a word line WLj at its gate terminal.例文帳に追加

ＰチャネルＭＯＳトランジスタ１は、ビット線ＢＬｉとノードＮ１との間に接続され、ワード線ＷＬｊ上の電圧をゲート端子に受ける。 - 特許庁

The P channel MOS TR 3 is connected at its gate terminal to the node N1 and receives the cell plate voltage VCP_H at its drain terminal.例文帳に追加

ＰチャネルＭＯＳトランジスタ３は、そのゲート端子がノードＮ１に接続され、セルプレート電圧ＶＣＰ＿Ｈをソース端子およびドレイン端子に受ける。 - 特許庁

The P channel MOS TR 2 is connected at its source terminal and drain terminal to the node N1 and receives the cell plate voltage VCP_L at its gate terminal.例文帳に追加

ＰチャネルＭＯＳトランジスタ２は、そのソース端子およびドレイン端子がノードＮ１に接続され、セルプレート電圧ＶＣＰ＿Ｌをゲート端子に受ける。 - 特許庁

A head 23 of a P and P robot 20 serving also as a tray transfer means picks up a part (untested part) from a tray Tr in a second tray storage part 12 (first tray stack part) to feed it.例文帳に追加

トレイ搬送手段を兼ねるＰ＆Ｐロボット２０のヘッド２３により第２トレイ収納部１２（第１トレイ載置部）のトレイＴｒから部品（試験前の部品）を取出して供給するようにした。 - 特許庁

An input signal Vin-P whose amplitude is VDD (power supply voltage)-VBp is given to the operating TR MP1 and an input signal Vin-N whose amplitude is VBb-GND (ground level) in the same as above is given to the operating TR MP2.例文帳に追加

動作トランジスタＭＰ１にはＶＤＤ（電源電圧）−ＶＢｐを振幅とする入力信号Ｖｉｎ＿Ｐを入力し、ＭＮ２にはこれと同位相のＶＢｎ−ＧＮＤ（接地電位）を振幅とする信号Ｖｉｎ＿Ｎを入力する。 - 特許庁

The erroneous write-in preventive circuit 10 is constituted of N type Trs of Q13-Q18, a P type Tr of a Q19 and diodes D1-D6.例文帳に追加

誤書き込み防止回路１０は、Ｑ１３〜Ｑ１８のＮ型ＴｒとＱ１９のＰ型Ｔｒ及びダイオードＤ１〜Ｄ６で構成されている。 - 特許庁

Further, a pin 24 for a P well area which is not electrically connected to a ground line 16 supplying a 2nd source potential (ground potential) to the source area of an N channel TR is provided, so a potential different from the source area of the N channel TR can be supplied to the P well area 20 and the threshold voltage can be controlled.例文帳に追加

また、Ｎチャネルトランジスタのソース領域に第２の電源電位（接地電位）を供給する接地線１６と電気的に非接続であるＰウェル領域用のピン２４を設けているため、Ｐウェル領域２０にＮチャネルトランジスタのソース領域とは異なる電位の供給が可能となり、しきい値電圧を制御できる。 - 特許庁

A pin 23 for an N well area which is not electrically connected to a power line 15 supplying a 1st source potential to the source area of a P channel TR is provided, so a potential different from the source area of the P channel TR can be supplied to the N well area 19 and the threshold voltage can be controlled.例文帳に追加

Ｐチャネルトランジスタのソース領域に第１の電源電位を供給する電源線１５と電気的に非接続であるＮウェル領域用のピン２３を設けているため、Ｎウェル領域１９にＰチャネルトランジスタのソース領域とは異なる電位の供給が可能となり、しきい値電圧を制御できる。 - 特許庁

Then, the base region 48 of the Tr 38 is formed simultaneously with a p-type well 40, an emitter region 49 is formed simultaneously with n-type source and drain region 42, and a high concentration p-type base region 50 is formed simultaneously with the p-type source and drain region 43.例文帳に追加

このとき、Ｔｒ３５のベース領域４８はｐ型ウェル４０と同時に形成し、エミッタ領域４９はｎ型ソース・ドレイン領域４２と同時に形成し、高濃度ｐ型ベース領域５０はｐ型ソース・ドレイン領域４３と同時に形成する。 - 特許庁

Herein, torque greater than a torque set value Tr is limited by the torque limiter 145, and sheet members P are carried at the peripheral speed of the heat receiving belt 116 to suppress a variation in the carrying speed of the sheet members P.例文帳に追加

ここで、トルクリミッタ１４５によりトルク設定値Ｔｒより大きいトルクが制限され、シート部材Ｐは、受熱ベルト１１６の周速度で搬送されるので、シート部材Ｐの搬送速度の変動を抑えることができる。 - 特許庁