「path testing」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a method and a device for economically and speedily testing a complicated integrated circuit without introducing a delay to the timing of a critical path.例文帳に追加

本発明の目的は、クリティカル・パスのタイミングに遅延を導入することなく、より経済的かつ迅速に、複雑な集積回路をテストするための方法及び装置を提供すること。 - 特許庁

To provide a line testing device capable of easily measuring signal distortion and transmission characteristics to be generated on a transmission path, and capable of performing a test without stopping any operation in a communication line.例文帳に追加

伝送路で生じる信号歪や伝送特性を容易に測定でき、通信回線の運用を停止せずに試験を実施することが可能な回線試験装置を提供する。 - 特許庁

To provide a ray path testing system and a light source power level monitoring method capable of easily monitoring abnormal emission of light source to be a cause of erroneous measurement and instable power.例文帳に追加

誤認測定の原因となる光源の異常発光、不安定出力を簡単に監視できる光線路試験装置及び光源出力レベルの監視方法を提供する。 - 特許庁

Arranging a conductive pad 10p for testing to determine the right or wrong of the conductive state of a microcomputer chip 2 and a memory chip 4 at the outside of a conductive pad 9p for external input/output shortens a path of a wiring for connecting the microcomputer chip 2 and the memory chip 4 to the conductive pad 10p for testing.例文帳に追加

マイコンチップ２とメモリチップ４の導通状態の良否を判定するためのテスト用導電パッド１０ｐを外部入出力用導電パッド９ｐの外側に配置し、マイコンチップ２およびメモリチップ４をテスト用導電パッド１０ｐに接続する配線の経路を短縮する。 - 特許庁

In the test pattern generation supporting device 310, if the acquisition part 311 acquires the connection information 301 of testing circuit 200 and a path exempt out of test, the detection part 312 detects paths between all FFs constituting the test objective circuit 200, and forms the extra test objective path list 400.例文帳に追加

テストパターン生成支援装置３１０では、取得部３１１がテスト対象回路２００の接続情報３０１およびテスト対象外パスが取得された場合、検出部３１２はテスト対象回路２００を構成する全ＦＦ間のパスを検出し、テスト対象外パスリスト４００を作成する。 - 特許庁

The testing device 100 monitors the number of balls remaining in the tray 220 and a guiding path 224 connecting the upper tray 220 to a shooting device 225 through a monitoring sensor 601 fitted to the upper tray 220.例文帳に追加

試験装置１００は、上皿２２０に取付けられた監視センサ６０１を介して上皿２２０、及び上皿２２０と発射装置２２５とを結ぶ案内路２２４の中に残っている玉の数を監視する。 - 特許庁

To provide circuit constitution capable of testing integrally both signal body inspection for a hard macro circuit and inspection for a peripheral circuit in the hard macro, as scan path inspection for a circuit including the hard macro.例文帳に追加

ハードマクロ回路に対する単体検査と前記ハードマクロの周辺回路の検査とをハードマクロを含む回路に対するスキャンパス検査として、両検査を一体化して試験できる回路構成を提供する。 - 特許庁

This microorganism testing device includes a first detector that detects the fluorescence emitted from microorganisms flowing through a detection flow path when a microorganism detection unit included in a microorganism testing chip is irradiated with an exciting light, and converts the fluorescence to an electrical signal; and a second detector that detects scattered light, emitted similarly from the microorganisms flowing through the detection flow path, and converts the scattered light to an electrical signal.例文帳に追加

微生物検査チップを構成する微生物検出部に励起光を照射した場合に、検出用流路に流れる微生物から発生される蛍光を検出して電気信号に変換する第１の検出器と、同じく検出用流路に流れる微生物から発生される散乱光を検出して電気信号に変換する第２の検出器とを微生物検査装置に搭載する。 - 特許庁

A diode 11 is provided in a current-carrying path from a PWM converter 2 over to a storage battery 3 and an inverter 4, a normally-closed contact 12 is connected in parallel to this diode 11, the output voltage of the PWM converter 2 is reduced on testing the battery 3, and also the normally- closed contact 12 is open when testing the storage battery 3.例文帳に追加

ＰＷＭコンバータ２から蓄電池３およびインバータ４にかけての通電路にダイオード１１を設け、このダイオード１１と並列に常閉接点１２を接続し、蓄電池３の試験に際しＰＷＭコンバータ２の出力電圧を低減するとともに常閉接点１２を開放作動する。 - 特許庁

Between a buried core 11 and a custom logic section 12, a test shift register 13 constituting a scan path circuit for testing the buried core 11 of an input register and an output register is provided, and the first stage flip-flop of a scan path circuit 122 in the custom logic section 12 is connected with the last stage flip-flop of the test shift register 13.例文帳に追加

埋め込みコア１１とカスタムロジック部１２との間に、入力用レジスタおよび出力用レジスタで埋め込みコア１１テスト用のスキャンパス回路を構成するテスト用シフトレジスタ１３を備え、カスタムロジック部１２内のスキャンパス回路１２２の初段のフリップフロップとテスト用シフトレジスタ１３の最終段のフリップフロップとを接続する。 - 特許庁

To a plurality of analogue circuit blocks (Anlg_Cir1... Anlg_CirN), a plurality of switching circuits for testing (Tcnt_Sw1... Tcnt_SwN) for switching the signal paths from normal signal path in the test mode to that in the normal operation mode are connected.例文帳に追加

複数のアナログ回路ブロックＡｎｌｇ＿Ｃｉｒ１…には、テストモードでの信号経路と通常動作モードでの信号経路とを切り換える複数のテスト用スイッチ回路Ｔｃｎｔ＿Ｓｗ１…Ｔｃｎｔ＿ＳｗＮが接続される。 - 特許庁

Alignment of the detection flow path is performed, in a direction of the optical axis of the exciting light by controlling and moving a stage having the microorganism testing chip mounted thereon, based on the intensity of fluorescence detected by the first detector.例文帳に追加

そして、第１の検出器によって検出された蛍光の光量に基づいて微生物検査チップを搭載するステージを移動制御することにより、励起光の光軸方向に対する検出用流路の位置決めを行う。 - 特許庁

The signal propagation time of each pin-selected path of a pin selecting device to selectively connect the output pins of the semiconductor device testing device for a timing measuring device is previously measured and prepared as known values TA1, TA2, TA3, etc.例文帳に追加

半導体デバイス試験装置の出力ピンを選択的にタイミング測定器に接続するピン選択装置の各ピン選択経路毎の信号伝播時間を予め測定し、既知の値ＴＡ１、ＴＡ２、ＴＡ３…として用意する。 - 特許庁

The drive subsystem includes a reciprocating motor driven block engaging the carrier and moving the carrier back and forth in a predetermined longitudinal path extending along a longitudinal axis from an entrance station to a plurality of processing stations in the same testing machine.例文帳に追加

駆動サブシステムは、担体と係合し、入口ステーションから試料試験機内の複数の処理ステーションまで長手軸に沿って延びる所定の長手方向経路内で担体を前後に移動させる往復運動モータ駆動ブロックを備えている。 - 特許庁

To provide a digital data arithmetic unit that enables minimum testing terminals and a test on a peripheral circuit as an external interface with the same normal signal transmission path and timing by a simple structure.例文帳に追加

テスト用に設ける端子を最小限にするとともに、簡単な構成で外部とのインターフェイスを司る周辺回路のテストを通常時と同じ信号伝達経路及びタイミングで行うことができるデジタルデータ演算装置を提供する。 - 特許庁

The generation of delay constraint, the insertion of a scan path, and the extraction of the flip flop as the object of hazard check is performed by using the information of the classified flip flops and the delay constraint program, testing problem and hazard check problem are improved.例文帳に追加

分類されたフリップフロップの情報を用いて、遅延制約の生成し、スキャンパスの挿入、ハザードチェック対象のフリップフロップの抽出を行うことで、遅延制約問題、テスト時の問題、ハザードチェックの問題を改善する。 - 特許庁

In testing an LED control section 26, analog switches 36 to 43 are switched on/off, and input/output operation functions of an input/output circuit 56 are invalidated, and a connection path from external terminals 4, 5 to the LED control section 26 is formed.例文帳に追加

ＬＥＤ制御部２６をテストする場合、アナログスイッチ３６〜４３のオンオフを切り換えるとともに、入出力回路５６の入出力動作機能を無効化し、外部端子４、５からＬＥＤ制御部２６までの接続経路を形成する。 - 特許庁

To provide a method and apparatus for testing a cross point that can test path setting even during operation of the apparatus in a shorter time than that of a conventional test method where no test is available during operation of the apparatus and that takes much test time.例文帳に追加

装置の運用中にテストできず、相当の時間を要する従来のテスト方法に比べて、短時間で、しかも装置の運用中にもパス設定のテストを行うことができるクロスポイントスイッチのテスト方法及びテスト装置を提供する。 - 特許庁

In testing an LED driver 44, the analog switches 36 to 43 are switched on/off, and enables the input/output operation functions of the input/output circuit 56 are invalidated, and a connection path from external terminals 4, 5 to the LED driver 44 is formed.例文帳に追加

ＬＥＤドライバ４４をテストする場合、アナログスイッチ３６〜４３のオンオフを切り換えるとともに、入出力回路５６の入出力動作機能を有効化し、外部端子４、５からＬＥＤドライバ４４までの接続経路を形成する。 - 特許庁

To provide a semiconductor IC contact structure suitable for testing a high frequency characteristic because its signal path is shorter than that of a conventional one, manufacturable at a low cost, and sufficiently applicable for a fine-pitch arrangement solder ball.例文帳に追加

従来よりも信号経路が短くて高周波特性の検査に適し、しかも安価に製作することができ、さらに、半田ボールの配列ピッチが微細なものでも十分に対応することができる半導体ＩＣのコンタクト構造を提供する。 - 特許庁

To provide an inspection method of an integrated circuit capable of surely testing a logic circuit in a short test time with a simple structure by applying it particularly to an integrated circuit of a large-scale logic circuit, in relation to a scan path circuit, an integrated circuit and an inspection method of an integrated circuit.例文帳に追加

本発明は、スキャンパス回路、集積回路及び集積回路の検査方法に関し、特に大規模論理回路の集積回路に適用して、簡易な構成により短いテスト時間で論理回路を確実にテストすることができるようにする。 - 特許庁

To provide a method for testing communication transmission line which can efficiently execute a test or test control while reliably preventing the malfunction of an information processor connected to an active communication transmission line being a communication path to be tested, and to provide a test controlling method.例文帳に追加

被試験通信路である現用中の通信伝送路に接続されている情報処理装置の誤動作を確実に防止して、効率よく試験または試験制御を実行できる通信伝送路の試験方法及び試験制御方法を提供する。 - 特許庁

To provide an overcurrent adjustment mechanism with the small number of parts capable of improving working efficiency by doing away with waiting time for a circuit breaker heated by electricity testing and the like to return to normal temperature in adjusting time required for electric path interception.例文帳に追加

電路が遮断されるまでの時間を調整する際に、通電試験等によって発熱した回路遮断器が常温に戻るまで待つ必要をなくし、作業効率を向上させることが可能な過電流調整機構を少ない部品数で提供する。 - 特許庁

To improve accuracy in timing calibration for making uniform the signal propagation time of each pattern signal propagation path of a semiconductor device testing device, constituted in such a way as to be provided with a plurality of channel pattern signal propagation paths for providing test pattern signals for a semiconductor device to be tested.例文帳に追加

被試験半導体デバイスに試験パターン信号を与える複数のチャンネルのパターン信号伝送路を具備して構成される半導体デバイス試験装置の各パターン信号伝送路の信号伝播時間を揃えるためのタイミング校正の精度を向上する。 - 特許庁

An apparatus 100 for testing the semiconductor makes blank test signals transmit mutually through transmission path T1 to be output simultaneously from drivers DR1, DR2, and measures output timings t1, t2 when the signals are output from the drivers DR1, DR2, and attainment timings t4, t3 when the signals reach the drivers DR1, DR2.例文帳に追加

半導体試験装置１００は、ドライバＤＲ１，ＤＲ２から試験信号を互いに伝送経路Ｔ１を伝送させて同時に出力させ、ドライバＤＲ１，ＤＲ２から出力した出力タイミングｔ１，ｔ２と、ドライバＤＲ１，ＤＲ２に到達した到達タイミングｔ４，ｔ３を測定する。 - 特許庁

The monitor/method has: a storage part for storing reflected light intensities from the plurality of terminal devices to light signals emitted from the terminal devices under the condition where the trouble is not generated in the optical path; and a control part for emitting the light signal applied with the first condition from the testing device.例文帳に追加

光線路に障害が発生していない状態において試験装置が出射する光信号に対する複数の終端装置からの反射光強度を記憶する記憶部と、第１の条件を適用した光信号を試験装置から出射する制御部を有する。 - 特許庁

A control signal outputted to command a test from communication equipment arranged at the receiving point side of the communication path to be tested is received and decoded by an installation type testing device, and a control instruction corresponding to the control signal is transmitted to a communication controller arranged at a transmitting side.例文帳に追加

被試験通信路の受信ポイント側に配置された通信機から試験を指令するために発出された制御信号は、設置型試験装置により受信解読され、その制御信号に対応する制御命令が送信側に配置された通信制御装置に伝達される。 - 特許庁

The testing is conducted from the surface side of the impervious sheet utilizing a system that electrostatic coupling occurs between the first electrode and the bottom side, and as a result, an electric current path is formed to thereby turn on electric current when the second electrode is moved to a nonconformity place of the impervious sheet by connecting an alternating current power source 13 via an ammeter 14 between the first electrode and the second electrode.例文帳に追加

第一及び第二電極間に電流計１４を介して交流電源１３を接続することにより、第二電極が移動して遮水シートの不良箇所に来た時、第一電極と遮水シート下側の間に静電結合が生じて電流経路が形成され電流が流れることを利用して遮水シートの表面側から検査を行う。 - 特許庁

The semiconductor testing apparatus 100 measures the voltage value of the signal that is generated by a signal generating section 110 and transmitted through the transmission path 120 with first and second measuring circuits 130 and 140, and compares the data of voltage values of the respective signals and determines whether it is diverged by a predetermined threshold or more with a calibration content determining circuit 150.例文帳に追加

半導体試験装置１００では、信号発生部１１０により発生させ、伝送経路１２０を通じて伝送された信号の電圧値を第１および第２の測定回路１３０、１４０により伝送経路１２０を通じて伝送された信号の電圧値を測定する処理を行い、校正内容判定回路１５０によりこれらの各信号の電圧値のデータを比較し所定の閾値以上に乖離しているか否かを判定する処理を行う。 - 特許庁