「potential source」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

When the potential of a gate electrode 32 is negative to the potential of a source electrode 34 or positive to the potential of a source electrode 34 but less than a specified positive voltage value, channel regions are formed in first quantum well layers 16-1, 16-2.例文帳に追加

ソース電極３４の電位を基準としてゲート電極３２の電位が負であるとき、又は、前記ソース電極３４の電位を基準とした前記ゲート電極３２の電位が正であって前記所定の正の電圧値より小さいとき、第一量子井戸層１６−１，１６−２内のチャネル領域が形成される。 - 特許庁

The reference voltage generating unit generates normal reference voltage which does not depend on a potential of the external power source during normal operation, and generates first burn-in reference voltage depending on a potential of the external power source and second burn-in reference voltage having a potential being same as the normal reference voltage during burn-in acceleration test.例文帳に追加

そして，参照電圧生成ユニットは，通常動作時において，外部電源の電位に依存しない通常参照電圧を生成し，バーイン加速試験時において，外部電源の電位に依存する第１のバーイン参照電圧と通常参照電圧と同じ電位を有する第２のバーイン参照電圧とを生成する。 - 特許庁

An input part of a feedback circuit 13 is connected to the signal line 7, and an output part of the feedback circuit 13 is connected to the potential supply line 8 of the source follower type charge amplification part 11 to feedback a potential from the signal line 7 to the potential supply line 8.例文帳に追加

フィードバック回路１３は入力部が信号線７に接続され、出力部はソースフォロワ型の電荷増幅部１１の電位供給線８に接続されており、信号線７から電位供給線８へ電位がフィードバックされる。 - 特許庁

A method for driving a semiconductor device having the structure includes making the first transistor into a conductive state, setting a first source terminal or a first drain terminal to a fixed potential, and thereby stably writing in a potential in the capacitor element, when writing the potential in a memory cell.例文帳に追加

上記構成の半導体装置の駆動方法において、メモリセルに書き込みを行う場合、第１のトランジスタを導通させて第１のソース端子または第１のドレイン端子を固定電位とし、容量素子に安定した電位の書き込みを行う。 - 特許庁

A reference potential (VPP-VTM) is produced from the boosted voltage VPP by using an NMOS 36 having the same threshold voltage VTM as that of the transistor of the memory cell, and the reference potential and a power source potential VCC are compared by a differential amplifier section 30A.例文帳に追加

メモリセルのトランジスタと同じ閾値電圧ＶＴＭを有するＮＭＯＳ３６を用いて昇圧電圧ＶＰＰから参照電位（ＶＰＰ−ＶＴＭ）を生成し、差動増幅部３０Ａによって参照電位と電源電位ＶＣＣを比較する。 - 特許庁

A power source generating section 150 generates an erasion potential for erasion operation for data stored in a memory cell, and generates variably a first potential given to the memory cell selected in read-out operation and a second potential given to the memory cell of non-selection.例文帳に追加

電源発生部１５０は、メモリセルに記憶された対する消去動作のための消去電位を生成し、読出動作において選択されたメモリセルに与える第１の電位および非選択のメモリセルに与える第２の電位を可変に生成する。 - 特許庁

At this time, the reference potential of the signal line DTL1 and the low potential of the supply line are set beforehand so that source potential of the drive transistor Trd, just before the emission start of the light-emitting element EL does not exceed the threshold voltage of the light-emitting element EL.例文帳に追加

その際、発光素子ＥＬの発光開始直前における駆動用トランジスタＴｒｄのソース電位が、発光素子ＥＬの閾電圧を越えないように、あらかじめ信号線ＤＴＬ１の基準電位及び給電線の低電位を設定する。 - 特許庁

During data reading, the source line potential of the selected row is changed, a differential potential is generated in the pair of a selected bit line (BLa) with which the selected memory cell is connected and a reference bit line (BLb) with which the dummy cell is connected, and the differential potential is detected to read data.例文帳に追加

データ読出時、選択列のソース線電位を変化させ、選択メモリセルが接続する選択ビット線（ＢＬａ）およびダミーセルが接続するリファレンスビット線（ＢＬｂ）の対に差動電位が生じ、この差動電位を検出してデータ読出を行なう。 - 特許庁

Since gate potential of a FET 10 is obtained by reducing a voltage drop in a resistance element 5 by a power source voltage V2 of a FET 3 side, the adjustment of the gate potential adjusts a clamping voltage Vc with the potential as a reference.例文帳に追加

ＦＥＴ１０のゲート電位は、ＦＥＴ３側の電源電圧Ｖ２より抵抗素子５における電圧降下分を減じたものとなるので、そのゲート電位が調整されることで当該電位を基準とするクランプ電圧Ｖｃを調整する。 - 特許庁

By setting the reactive level of the subword line non-selecting signal XWD to be an inner voltage step-down potential VINT lower than the external power source potential VDD, consumption of an internal step-up potential generating circuit is reduced, and low consumption power is realized.例文帳に追加

サブワード線非選択信号ＸＷＤの無効レベルを外部電源電位ＶＤＤよりも低い内部降圧電位ＶＩＮＴとすることにより、内部昇圧電位生成回路の消費量を低減し低消費電力化を実現する。 - 特許庁

Furthermore, the ion bombardment apparatus 1 has: a discharge power source 5 which generates glow discharge by imparting a potential difference between the thermionic emission electrode and the anode; a heating power source 6 which heats the thermionic emission electrode thereby causing the electrode to emit thermoelectrons; and a bias power source 12 which imparts a potential negative with respect to the vacuum chamber to the base material, wherein the discharge power source is insulated from the vacuum chamber.例文帳に追加

さらに、熱電子放出電極及びアノード間に電位差を与えてグロー放電を発生させる放電電源５と、熱電子放出電極を加熱して熱電子を放出させる加熱電源６と、基材に真空チャンバに対して負の電位を与えるバイアス電源１２とを有しており、放電電源が真空チャンバから絶縁されている。 - 特許庁

When the first high potential side power source Vdd1 is not turned on and the second high potential side power source Vdd2 is turned on, the output level control unit 3 controls an output signal OUT to be outputted from the output buffer circuit unit 12 to a predetermined level.例文帳に追加

第１の高電位側電源Ｖｄｄ１が未投入、第２の高電位側電源Ｖｄｄ２が投入の場合、出力レベル制御部３は出力バッファ回路部１２から出力される出力信号ＯＵＴを所定のレベルに制御する。 - 特許庁

At the rising of an output, a GND potential is applied to the source electrode of the NchFET 1b connected to an output terminal 4, and a VDH potential is applied to the gate electrode of the NchFET 1b, then, a gate-to-source voltage is set as VDH at an initial stage.例文帳に追加

出力の立ち上がり時には、出力端子４に接続するＮｃｈＦＥＴ１ｂのソース電極はＧＮＤ電位、ゲート電極にはＶＤＨが印加され、初期段階でゲート・ソース間の電圧をＶＤＨとすることができる。 - 特許庁

The display device has an interrupting circuit Tr3 which is provided between a current driven type optical element OLED (organic light emitting diode) 1 and a power source Vdd and a potential changing circuit C2 for pulling down the potential of one end nearer to the power source of the optical element OLED 1.例文帳に追加

表示装置は、電流駆動型の光学素子ＯＬＥＤ１と電源Ｖｄｄとの間に設けられた遮断回路Ｔｒ３と、光学素子ＯＬＥＤ１の電源に近い方の一端の電位を引下げる電位変動回路Ｃ２とを有する。 - 特許庁

A first voltage drop countermeasure for thickening the line width of high potential side power source lines 31, 33 and a low potential side power source line 32 and a second voltage drop countermeasure for forming a decoupling capacitance 8-m (m=1, 2, etc.) between cells, are applied to the semiconductor circuit.例文帳に追加

さらに、高電位側電源線３１，３３および低電位側電源線３２の線幅を太くする第１の電源電圧ドロップ対策と、セル間にデカップリング容量８−ｍ（ｍ＝１，２…）を形成する第２の電源電圧ドロップ対策とを施す。 - 特許庁

A bias circuit is provided with a resistor R1 connected to the gate electrode of an input transistor and a high potential side power source and a second MOS transistor M4 connected to the gate electrode of the input transistor and a low potential side power source.例文帳に追加

入力トランジスタのゲート電極と高電位側電源とに結合された抵抗（Ｒ１）と、上記入力トランジスタのゲート電極と低電位側電源とに結合された第２ＭＯＳトランジスタ（Ｍ４）とを含んでバイアス回路を構成する。 - 特許庁

Thus at the time of the initial operation of the power source circuit since the gate potential of the suppression transistor 11 is gradually lowered from a power supply potential and the voltage between the gate and source of the output transistor 1 gradually becomes high, the generation of a rush current is suppressed.例文帳に追加

これにより、電源回路の初期動作時に、抑制トランジスタ１１のゲート電位は電源電位から徐々に低くなり、出力トランジスタ１のゲート−ソース間電圧が徐々に高くなるので、突入電流の発生が抑制される。 - 特許庁

Data readout is performed by supplying a predetermined readout potential to a readout signal line connected to either a source or a drain of the transistor and then detecting the potential change of a bit line connected to the other of the source or the drain.例文帳に追加

情報の読み出しは、トランジスタのソースまたはドレインの一方と接続された読み出し信号線に、所定の読み出し用の電位を供給し、その後、ソースまたはドレインの他方と接続されたビット線の電位変化を検出することで行う。 - 特許庁

The base voltage of current source transistors (Q1-Q8) is obtained by equally dividing reference voltage by ladder resistors Rb, an OP amplifier 5 detects the emitter potential differences of the current source transistors and drives one end of the ladder resistors so that the emitter potential differences disappear.例文帳に追加

電流源トランジスタ（Ｑ１、・・・、Ｑ８）のベース電圧は、ラダー抵抗にＲｂによって基準電圧を等間隔に分圧されており、ＯＰアンプ５は、電流源トランジスタのエミッタ電位差を検出し、差がなくなるようにラダー抵抗の一端を駆動する。 - 特許庁

In the display device, for the period T30 between a STATE 0 and a STATE 1, unwanted source clocks SCK are sent out by fixing the potential of the source clocks SCK while making a source clock sending signal CLKON "zero (inactive)".例文帳に追加

ＳＴＡＴＥ０およびＳＴＡＴＥ１の期間Ｔ３０は、ソースクロック送出信号ＣＬＫＯＮを「０（非アクティブ）」として、ソースクロックＳＣＫの電位を固定し、不要なソースクロックＳＣＫを送出しないようにする。 - 特許庁

The electron source is a cold cathode, and directly heats the pipe by biasing the surface of the pipe to be heated in positive potential against the electron source, and making field emission electron from the electron source reach the side surfaces of the heat pipe.例文帳に追加

電子源はコールドカソードであり、パイプの被加熱面を電子源に対して正電位にバイアスすることにより、電子源からの電界放出電子をヒートパイプの側面に到達させることにより直接加熱する。 - 特許庁

The voltage control circuit decreases the potential difference between a pair of power source nodes of the static memory cells in response to an instruction of a low power consumption mode by the mode control circuit, and increases the potential difference between a pair of power source nodes of the static memory cells in response to the detection of reduction in the potential difference between the pair of power source wirings by the monitor circuit.例文帳に追加

電圧制御回路は、モード制御回路による低消費電力モードの指示に応答してスタティックメモリセルの一対の電源ノードの電位差を小さくする方向に制御し、モニタ回路による前記一対の電源配線間の電位差縮小の検出に応答してスタティックメモリセルの一対の電源ノードの電位差を大きくする方向に制御することが可能である。 - 特許庁

In the nonvolatile memory forming a memory cell in a memory cell forming area on a semiconductor substrate, in reading out a data from the memory cell, the potential of the memory cell forming area and the source potential of the memory cell are made positive to shift a threshold potential of the memory cell to a positive potential side.例文帳に追加

本発明では、半導体基板上のメモリセル形成領域にメモリセルを形成した不揮発性メモリにおいて、前記メモリセルからのデータ読出し時に、前記メモリセル形成領域の電位と前記メモリセルのソース電位とを正電位とすることによって前記メモリセルの閾値電位を正電位側へシフトするように構成した。 - 特許庁

The presence of connection of memory cell transistors corresponding to bit lines BLn of which the pre-charge potential is the ground potential VSS and the bit lines is in an inverse relation to the presence of connection of memory cell transistors corresponding to bit lines BLm of which the pre-charge potential is the power source potential VDD and the bit lines, and the same data can be stored.例文帳に追加

プリチャージ電位を接地電位ＶＳＳとするビット線ＢＬｎに対応するメモリセルトランジスタと同ビット線との接続の有無が、プリチャージ電位を電源電位ＶＤＤとするビット線ＢＬｍに対応するメモリセルトランジスタと同ビット線との接続の有無とは逆の関係で同一のデータを記憶できる。 - 特許庁

The clip circuit 112 is provided with: an amplifying circuit for amplifying a signal, based on the potential of the vertical output line V_1; and a MOS transistor 117 for limiting a potential of the vertical output line V_1 based on a potential difference between a gate and a source, and controls a potential of a gate of the MOS transistor 117 by the amplifier circuit.例文帳に追加

クリップ回路１１２は、垂直出力線Ｖ_１の電位に基づく信号を増幅する増幅回路と、ゲートとソースとの電位差に基づいて垂直出力線Ｖ_１の電位を制限するＭＯＳトランジスタ１１７と、を備え、前記増幅回路によりＭＯＳトランジスタ１１７のゲートの電位を制御する。 - 特許庁

The drive switches 71-7n are free to be connected to the drive lines D1-Dn to the drive power source 70 or to off potential.例文帳に追加

ドライブスイッチ手段７１〜７ｎは、ドライブラインＤ１〜Ｄｎを駆動電流源７０またはオフ電位に接続自在とする。 - 特許庁

A transistor M6 receives an input signal at a gate terminal while fixing a potential of a source terminal and connecting a load to a drain terminal.例文帳に追加

トランジスタＭ６は、ソース端子の電位が固定され、ドレイン端子に負荷が接続され、入力信号をゲート端子で受ける。 - 特許庁

It is determined whether an ion is generated or not when the source potential of the p-MOS type FET 181 is measured.例文帳に追加

ｐ−ＭＯＳ型ＦＥＴ１８１のソース電位を計測することによりイオンが発生しているか否かの検出を行う。 - 特許庁

The Pch MOS transistor PT2 allows a fixed current I_3 corresponding to the current I_2 to flow in the low-potential side power source Vss.例文帳に追加

Ｐｃｈ ＭＯＳトランジスタＰＴ２は低電位側電源Ｖｓｓ側に電流Ｉ_２に対応する一定な電流Ｉ_３を流す。 - 特許庁

Later, a charge stored in the capacitor 3 is discharged through a resistor R2, and the power source turn-on detecting signal get low potential.例文帳に追加

その後、コンデンサＣ３に溜まった電荷は、抵抗Ｒ２を通って放電され、電源投入検出信号は低電位となる。 - 特許庁

A bootstrap circuit 11 is connected, as a boosting circuit which makes higher potential than the power source Vs, to the gate of an FET7U.例文帳に追加

ＦＥＴ７Ｕのゲートには、電源Ｖsよりも高い電位を形成する昇圧回路としてブートストラップ回路１１を接続する。 - 特許庁

Therefore, a self-boost effect is operated upon the gate of the nMOS transistor 124 and the source potential of the nMOS transistor 124 is pushed up.例文帳に追加

このため、ｎＭＯＳトランジスタ１２４のゲートにセルフブースト効果が働き、ｎＭＯＳトランジスタ１２４のソース電位を押し上げる。 - 特許庁

Thus, one node W1 or W2 at an H level is surely fixed to the same potential as a high voltage source VDD 3.例文帳に追加

従って、Ｈレベルにある一方のノードＷ１又はＷ２は、確実に高電圧源ＶＤＤ３と同電位に固定される。 - 特許庁

The current source 18 is provided between the coupling node of the sources of the FET 1 and the FET 2 and a reference potential line VSS.例文帳に追加

電流源１８は、ＦＥＴ１およびＦＥＴ２のソースとの結合ノードと基準電位線ＶＳＳとの間に設けられる。 - 特許庁

When the potential of the source line SL0 is controlled to the second voltage, a cell current smaller than a reference current flows into the memory cell.例文帳に追加

ソース線ＳＬ０の電位が第２の電圧に制御されたとき、メモリセルには、参照電流より少ないセル電流が流れる。 - 特許庁

According to a setting signal En, the power source circuit supplies the low power supply potential Vb1 at various levels.例文帳に追加

電源回路は設定信号（Ｅｎ）に従ってさまざまなレベルで低い電源電位（Ｖｂｌ）を供給するようにされている。 - 特許庁

An initializing transistor TRS is interposed between the source of the driving transistor TDR and a feed line 34 supplied with an initializing potential VRS.例文帳に追加

初期化トランジスタＴRSは、駆動トランジスタＴDRのソースと初期化電位ＶRSが供給される給電線３４との間に介在する。 - 特許庁

To promote microfabrication of a semiconductor device in which the potential of a source diffusion layer is made equal with that of a well region (semiconductor wafer).例文帳に追加

ソース拡散層とウェル領域（半導体基板）との電位を同電位とする半導体装置の微細化を促進させる。 - 特許庁

To prevent erroneous writing of an anti-fuse by mitigating a potential difference between both ends of the anti-fuse, which is generated when a write power source is boosted.例文帳に追加

書き込み電源昇圧時に発生するアンチヒューズ両端の電位差を緩和し、アンチヒューズの誤書き込みを防止する。 - 特許庁

The third to fifth transistors T3 to T5 are also connected in series between the constant current source 11 and the low potential power supply AVS.例文帳に追加

また、定電流源１１と低電位電源ＡＶＳとの間は第３〜第５のトランジスタＴ３〜Ｔ５が直列接続される。 - 特許庁

An inner ring 16 fixed to the same potential as a source electrode 14 is formed at the peripheral edge of the active region 1.例文帳に追加

この活性領域１の周縁部には、ソース電極１４と同電位に固定された内側リング１６が形成されている。 - 特許庁

Power supply potential VDD is applied to one end of a resistor Ra and a constant current source 75a is connected to the other end of the resistor Ra.例文帳に追加

抵抗Ｒａの一端に電源電位ＶＤＤを与え、抵抗Ｒａの他端に定電流源７５ａを接続する。 - 特許庁

The Nch MOS transistor NT1 to be connected by diode allows a fixed current I_1 to flow in a low-potential side power source Vss.例文帳に追加

Ｎｃｈ ＭＯＳトランジスタＮＴ２は低電位側電源Ｖｓｓ側に電流Ｉ_１に対応する一定な電流Ｉ_２を流す。 - 特許庁

By this arrangement, the DC potential of the plasma discharge electrode EL1 is kept at an electromotive force value of the DC voltage source VV.例文帳に追加

このことにより、プラズマ放電電極ＥＬ１の直流電位は、直流電圧源ＶＶの起電力値に維持される。 - 特許庁

In the transistor in the diode connection state, a potential difference corresponding to the threshold voltage of the transistor is obtained between the source and the drain.例文帳に追加

ここで、ダイオード接続したトランジスタにおいて、そのソース・ドレイン間には、トランジスタのしきい値電圧に応じた電位差を取得する。 - 特許庁