「potential source」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

When an NMOS TR is employed for a TR 2, a potential is given to a terminal 13 and a potential higher than the potential given to the terminal 13 is given to a terminal 12 so as to bring the gate-source voltage of the TR 2 to a threshold value or below it, thereby bringing the TR 2 to an off state or a deep accumulation state.例文帳に追加

そして、トランジスタ２がＮＭＯＳトランジスタであれば、端子１３にある電位を与え、端子１２に端子１３に与える電位よりも高い電位を与えることにより、トランジスタ２のゲート−ソース間電圧を閾値以下にして、トランジスタをオフ状態又は深いアキュミュレーション状態にする。 - 特許庁

An MOS transistor constituting a gain switching circuit of this transimpedance amplifier is provided with a back gate terminal for applying optional potential to a semiconductor substrate from the outside, and an optional potential in accordance with the operating condition of the MOS transistor, and a drain potential and a source potential at that time, is applied to the semiconductor substrate from the back gate terminal.例文帳に追加

トランスインピーダンスアンプの利得切替回路を構成するＭＯＳトランジスタに、半導体基板に対して外部から任意の電位を印加するためのバックゲート端子を設け、ＭＯＳトランジスタの動作状態やそのときのドレイン電位やソース電位に応じた電位をバックゲート端子から半導体基板に対して任意の電位を印加する。 - 特許庁

When image formation is carried out, the control section 36 of the image forming apparatus 10 controls a charger 15 so as to charge the image holder 12 to a first charging potential VH1, and also controls a power source 32 so as to charge a developing member 18A to a first developing potential Vdeve1, which has a potential difference P between this and the first charging potential VH1.例文帳に追加

画像形成装置１０の制御部３６は、画像形成時には、像保持体１２を第１の帯電電位ＶＨ１に帯電させるように帯電装置１５を制御し、且つ現像部材１８Ａを、該第１の帯電電位ＶＨ１との電位差が電位差Ｐである第１の現像電位Ｖｄｅｖｅ１に帯電させるように電源３２を制御する。 - 特許庁

A contact point potential difference between contact points of relay contact points 31 of the electric power source relay circuit 33 is detected, and the electric power source relay circuit 33 is controlled in an ON state by finishing precharging when this contact point potential difference becomes smaller than a threshold value estimating that a rush current is not generated.例文帳に追加

電源リレー回路３３のリレー接点３１の接点間の接点電位差を検出し、この接点電位差が、突入電流が生じないと予測されるしきい値より小さくなったとき、プリチャージを終了し、電源リレー回路３３をオン状態に制御する。 - 特許庁

In this case, the D/A converting circuit 11 simultaneously turns on the switches connected to nodes where the difference voltage absolute value with the high potential power source VD in the first switch group 13 is equal to the difference voltage absolute value with the low potential power source GND in the second switch group 14.例文帳に追加

このとき、Ｄ／Ａ変換回路１１は、第１スイッチ群１３において高電位電源ＶＤとの差電圧絶対値と、第２スイッチ群１４において低電位電源ＧＮＤとの差電圧絶対値とが等しいノードにそれぞれ接続されたスイッチを同時にオンする。 - 特許庁

A sensing resistor 3 for sensing an output current is provided to the source of the output MOSFET 2, a protection circuit IC 4 is activated to short-circuit between the gate and the source of the MOSFET 2 at the moment when the high potential side of the sensing resistor 3 reaches a prescribed potential.例文帳に追加

出力用のＭＯＳＦＥＴ２のソース側に出力電流を検出するための検出抵抗３を設け、検出抵抗３の高電位側が所定の電位に達した瞬間に、保護回路ＩＣ４を動作させてＭＯＳＦＥＴ２のゲート−ソース間を所定時間だけ短絡させる。 - 特許庁

Thus, even when a potential difference between the high voltage power source and the low voltage power source is large, the potential difference is reduced at the invertion of the latch state so that the shortage of the driving capabilities can be prevented, and the level converting speed can be quickened, and through-currents in the data inversion can be reduced.例文帳に追加

本発明によれば、高電圧電源と低電圧電源との電位差が大きくても、ラッチ状態を反転する時はそれらの電位差を小さくして駆動能力不足をなくし、レベル変換速度を高速化し、データ反転時の貫通電流を低減することができる。 - 特許庁

A bias scanner 8 switches the potential of a bias line BS before the correcting operation to apply a coupling voltage to the source S of the drive transistor Trd via the auxiliary capacitor Csub, and then performs initialization so that the potential difference between the gate G and source S of the drive transistor Trd becomes larger than the threshold voltage Vth.例文帳に追加

バイアススキャナ８は、補正動作の前にバイアス線ＢＳの電位を切り換えて補助容量Ｃｓｕｂを介してカップリング電圧をドライブトランジスタＴｒｄのソースＳに加え、以ってドライブトランジスタＴｒｄのゲートＧとソースＳの電位差を閾電圧Ｖｔｈよリ大きくなる様に初期化する。 - 特許庁

As the shielding film 47 made of a second-layer aluminum film, the first light-shielding film 47a having the same potential as a source electrode 43 on the source electrode 43, and a second light-shielding film 47b having floating potential on the EQR electrode 45 are alienated by specific distance for arranging on a guard ring electrode 44.例文帳に追加

第２層アルミニウム膜からなる遮光膜４７として、ソース電極４３上にソース電極４３と同電位の第１遮光膜４７ａと、ＥＱＲ電極４５上にフローティング電位の第２遮光膜４７ｂとを、ガードリング電極４４上で所定距離離間して配置する。 - 特許庁

As the inverter in the delay circuit, a low potential section comprises a pair of FET in which each of source terminal and drain terminal are connected at a first common connection point, and a high potential section comprises a pair of FET in which each of source terminal and drain terminal are connected at a second common connection point.例文帳に追加

遅延回路のインバータとして、低電位部は、夫々のソース端子及びドレイン端子が第１共通接続点にて接続されている一対のＦＥＴを有し、高電位部は、夫々のソース端子及びドレイン端子が第２共通接続点にて接続されている一対のＦＥＴを有する。 - 特許庁

Alternatively, a semiconductor device including the amplification transistor 101 and the bias transistor 102 performs pre-discharge by making the potential of a bias-side power source line 104 connected to the bias transistor 102 closer to the potential of an amplification side power source line 103 connected to the amplification transistor.例文帳に追加

または、増幅用トランジスタ１０１及びバイアス用トランジスタ１０２を有する半導体装置において、バイアス用トランジスタ１０２に接続されたバイアス側電源線１０４の電位を、増幅用トランジスタに接続された増幅側電源線１０３の電位に近づけることにより、プリ放電を行う。 - 特許庁

Source electrode lines of MOS transistors in logic and memory circuits are kept at a ground potential in an active mode, and ground source electrode lines are kept at a voltage higher than the ground potential in an unselected standby mode, thereby reducing a gate tunnel leakage current of the MOS transistor without destroying data.例文帳に追加

論理回路およびメモリ回路におけるＭＯＳトランジスタのソース電極線を動作時には接地電位に保ち、選択されない待機時には接地ソース電極線を接地電位より高い電圧に保つことによりデータを破壊することなくＭＯＳトランジスタのゲートトンネルリーク電流を低減する。 - 特許庁

A dummy memory cell 3 of this SPRAM (Static Random Access Memory) is formed by replacing P channel MOS transistors (TRs) 21 and 22 for loading a normal memory cell 2 with N channel MOS TRs 27 and 28, applying a power source potential VDD to a memory node N2 and applying the ground potential GND to the source of the MOS TR 27.例文帳に追加

このＳＲＡＭのダミーメモリセル３は、正規のメモリセル２の負荷用のＰチャネルＭＯＳトランジスタ２１，２２をＮチャネルＭＯＳトランジスタ２７，２８で置換し、記憶ノードＮ２に電源電位ＶＤＤを与え、ＮチャネルＭＯＳトランジスタ２７のソースに接地電位ＧＮＤを与えたものである。 - 特許庁

After an elapse time TD1, since a delay circuit 207 raises the potential of one end of a capacitor 208 by Vcc, the gate potential of the transistor 201 is turned into 2Vcc-Vt, and a source line is charged at a high speed.例文帳に追加

遅延時間Ｔ_D1経過後に、遅延回路２０７がキャパシタ２０８の一端の電位をＶｃｃだけ引き上がるので、トランジスタ２０１のゲート電位は２Ｖｃｃ−Ｖｔとなり、ソース線が高速で充電される。 - 特許庁

To solve a problem wherein power consumption and cost increase when a positive voltage and a negative voltage are applied to the gate in order to raise or drop the gate potential of power switching elements 16 and 18 for the source potential.例文帳に追加

パワースイッチング素子１６，１８のゲート電位をソース電位に対して上昇及び低下させるべく、ゲートに正電圧及び負電圧を印加するものの場合、消費電力の増大やコスト高が生じること。 - 特許庁

At a transient condition detecting part 8, the power source voltage is detected by a voltage detection circuit 12, is compared with a reference potential 14 by a comparator 13, and it is determined as to whether a potential is in a prescribed control range.例文帳に追加

過渡状態検出部８では、電圧検出回路１２により電源電圧が検出され、比較器１３で基準電位１４と比較され、電位が所定の制御範囲内となったかが判断される。 - 特許庁

To be concrete, in a pnp bipolar transistor 4b, an emitter is connected to a wiring connecting the earth potential pad 2 with the source of the MOS transistor, a collector is connected to the ground, and a base is connected to a power supply potential pad 1.例文帳に追加

具体的には、ＰＮＰバイポーラトランジスタ４ｂにおいて、エミッタは接地電位パッド２とＭＯＳトランジスタのソースとを結ぶ配線に接続され、コレクタはグランドに接続され、ベースは電源電位パッド１と接続される。 - 特許庁

The external DC power source 7 contains an automatic potential control section 7c and the potential between the positive electrode 7a and the negative electrode 7b is set at a value at which oxygen is generated while the generation of chlorine is suppressed in the seawater.例文帳に追加

外部直流電源７は自動電位制御部７ｃを内蔵しており、正極７ａと負極７ｂとの間の電位が海水中で塩素の発生を抑制しつつ酸素を発生させる値に設定されている。 - 特許庁

Consequently, electric potential difference arises between a valve surface 14 and the piston 4 and electric field is generated when high voltage electric potential of different polarity is applied to the conductive part 21 and the connecting rod 5 respectively at the high voltage power source part 20.例文帳に追加

このため、高圧電源部２０で導電部２１とコネクティングロッド５とにそれぞれ極性の異なる高電圧の電位を与えると、バルブ面１４とピストン４とに間に電位差が生じ、電場が作り出される。 - 特許庁

Consequently, gate potential can be followed up with no lag even if source potential of each FET switch TR1-TR4 varies due to load variation and tolerance for load variation is improved.例文帳に追加

これにより、負荷変動により各々のＦＥＴスイッチＴＲ１〜ＴＲ４のソースの電位が変動したとしても、ゲートの電位が遅れることなく追従することができ、負荷変動に対する耐性が改善される。 - 特許庁

The voltage-current convertor 3 for G pixel has a setting transistor T4 for setting a source for a transistor T1 for voltage-current conversion to the second potential V4 and an adjusting means (Vin4) of adjusting the second potential V2.例文帳に追加

Ｇ画素用電圧電流変換部３は、電圧電流変換用トランジスタＴ１のソースを第２の電位Ｖ４に設定する設定用トランジスタＴ４と、第２の電位Ｖ２を調整する調整手段（Ｖｉｎ４）を有する。 - 特許庁

A terminal 41 with a power-supply potential Vdd is connected to the drain region 11 of a first semiconductor element 1, and a terminal 42 with a ground potential Vgnd is connected to the source region 22 of a second semiconductor element 2.例文帳に追加

第１の半導体素子１のドレイン領域１１に電源電位Ｖｄｄの端子４１が接続され、第２の半導体素子２のソース領域２２に接地電位Ｖｇｎｄ の端子４２が接続される。 - 特許庁

Here, when the developing roller is raised to potential higher than 400V by the surface potential of a photoreceptor drum 8, a source voltage of an FET31 becomes higher than a gate voltage resulting in the FET going into an on-state.例文帳に追加

ここで、この現像ローラが感光体ドラム８の表面電位によって４００Ｖよりも大きい電位に引き上げられたとき、ＦＥＴ３１のソース電圧がゲート電圧よりも高くなり、ＦＥＴがＯＮ状態になる。 - 特許庁

A ground potential VSS is supplied to a source of the first charge transfer MOS transistor M1, and an output potential is obtained from an output terminal Pout being a drain of the second charge transfer MOS transistor M2.例文帳に追加

第１の電荷転送用ＭＯＳトランジスタＭ１のソースには接地電位ＶＳＳが供給され、第２の電荷転送ＭＯＳトランジスタＭ２のドレインである出力端子Ｐｏｕｔから出力電位が得られる。 - 特許庁

To prevent an error from being caused in write verify-discrimination because a power source potential and a ground potential are fluctuated due to large current consumption caused by read operation when read-out operation is applied during write-in operation.例文帳に追加

書き込み動作中に読み出し動作が実行される場合に，読み出し動作に伴う大電流消費により電源電位やグランド電位が変動して，書き込みベリファイ判定に誤りが生じるのを防止する。 - 特許庁

The power circuit section includes a second MOSFET on the SOI substrate having a back gate connected to a source, and generates an on potential higher than the potential of a power supply supplied to the interface section.例文帳に追加

前記電源回路部は、ソースに接続されたバックゲートを有し前記ＳＯＩ基板上に設けられた第２のＭＯＳＦＥＴを含み、前記インタフェース部に供給される電源の電位よりも高いオン電位を生成する。 - 特許庁

A drive transistor 3B receives the supply of a current from a power source line DSL101 located at a first potential and passes the driving current to a light emitting element 3D according to the signal potential held at a holding capacitor 3c.例文帳に追加

駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け保持容量３ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。 - 特許庁

Plasma 10 pulled out to a deposition chamber from plasma 9 generated by a plasma source 2 is affected by negative substrate bias potential 81, and it becomes plasma 11 where molecular species distribution by negative potential is changed near a substrate.例文帳に追加

プラズマ源２で生成されたプラズマ９から製膜室中へ引き出されたプラズマ１０は、負の基板バイアス電位８１の影響を受け、基板近辺では負電位により分子種分布が変化したプラズマ１１となる。 - 特許庁

To provide an electrophotographic printer capable of preventing the potential fluctuation of an image carrier intrinsic to the printer by controlling output from a high voltage power source even when the surface potential of an image carrier is not measured.例文帳に追加

像担持体の表面電位を測定している期間でなくても、高圧電源の出力制御を行い、装置固有の像担持体の電位変動を防止することが可能な電子写真式印刷装置を提供する。 - 特許庁

To provide a semiconductor memory device having a highly accuracy adjusting function of the potential level without spoiling large adjusting function performing large adjustment of a potential level of an internal power source and a function of low current consumption.例文帳に追加

内部電源の電位レベルの大幅な調整を行う大調整機能や、低消費電流の性能を損なうことなく、上記電位レベルの高精度の調整機能を有する半導体記憶装置を提供する。 - 特許庁

Information is read by supplying a predetermined reading potential to a reading signal line connected to one of a source electrode and a drain electrode of the reading transistor and then detecting a potential of the bit line.例文帳に追加

情報の読み出しは、読み出し用トランジスタのソース電極またはドレイン電極の一方と接続された読み出し信号線に、所定の読み出し用の電位を供給し、その後、ビット線の電位を検知することで行う。 - 特許庁

In addition to a configuration of a conventional voltage source circuit using a Cockcroft-Walton circuit, a switch (analog switch) and a resistor exclusive for discharge are provided between a conventional output voltage potential (potential to be controlled) and a ground.例文帳に追加

コッククロフト・ウォルトン回路を用いた従来の電圧源回路の構成に加えて、従来の出力電圧電位（制御対象電位）とグランド間にスイッチ（アナログスイッチ）と放電専用の抵抗を設けている。 - 特許庁

In a SDRAM, a detector 17 gives a high level of signal ϕ to a latch circuit 18, according to a pad 11 being a given test potential higher by a prescribed voltage ΔV than an inner power source potential VPP=VR.例文帳に追加

ＳＤＲＡＭにおいて、ディテクタ１７は、パッド１１に内部電源電位ＶＰＰ＝ＶＲよりも所定の電圧ΔＶだけ高いテスト電位が与えられたことに応じて「Ｈ」レベルの信号φ１７をラッチ回路１８に与える。 - 特許庁

A main scanner 104 brings the sampling transistor 3A into conduction in second timing to apply a reference potential from the signal line DTL101 to a gate (g) of the drive transistor 3B, and sets a source (s) at the second potential.例文帳に追加

主スキャナ１０４は、第２タイミングでサンプリング用トランジスタ３Ａを導通させて、信号線ＤＴＬ１０１から基準電位を駆動用トランジスタ３Ｂのゲートｇに印加するとともに、ソースｓを第２電位にセットする。 - 特許庁

The microcomputer 16 determines a power failure when an AD converter 160 of the microcomputer 16 senses the ratio of the electric potential of an AD input terminal 13 to the electric potential of a power-source terminal 12 increases.例文帳に追加

ＡＤ入力端子１３の電位の電源端子１２の電位に対する比率が上昇することをマイコン１６のＡＤコンバ−タ１６０を用いて検出する場合にマイコン１６が停電状態と判別する。 - 特許庁

The ion implanting device 1 comprises: a treatment chamber 2 held at the ground potential; an ion source 4 held at high potential; a main insulator 6 having an opening 6a for connecting the ion source 4 and the treatment chamber 2 in an electrically insulated state and allowing both of them to communicate each other; and a material gas supply device 10 for supplying material gas to the ion source 4.例文帳に追加

イオン注入装置１は、接地電位に保持される処理室２と、高電位に保持されるイオン源４と、イオン源４と処理室２とを電気的に絶縁状態で連結するとともに両者を連通する開口部６ａを有する主絶縁体６と、イオン源４に材料ガスを供給する材料ガス供給装置１０と、を備える。 - 特許庁

This non-volatile memory is provided with memory cells 101 (101a, 101b) arranged in a matrix state, a source line connected to a source region of the memory cells 101, a boosting circuit 105 boosting the potential of the source line to a boosting potential, and an arbitrary byte write-in control circuit 1 setting two or more arbitrary byte units performing simultaneously write-in.例文帳に追加

この不揮発性メモリはマトリクス状に配置されたメモリセル１０１（１０１ａ，１０１ｂ）と、メモリセル１０１のソース領域に接続されたソース線と、ソース線の電位を昇圧電位に上昇させる昇圧回路１０５と、同時に書き込みを行う２以上の任意のバイト単位を設定する任意バイト書込制御回路１とを備えている。 - 特許庁

Further, a first conductivity type high-density region 11 is provided adjacently to the second conductivity type source region 6, and brought into butting contact with the source electrode 10 together with the second conductivity type source region 6 to fix a substrate potential.例文帳に追加

また、第２導電型ソース領域６と隣接して第１導電型高濃度領域１１が設けられており、第２導電型ソース領域６と共にソース電極１０にバッティングコンタクトされ、基板電位が固定されるようになっている。 - 特許庁

A source electrode 26 is in contact with the source area 15, a body contact area 16 and the drift area 14 within the source trench 5, and it forms lower hetero-junction of junction barrier than the diffusion potential of the body diode 32 between the drift area 14 and it.例文帳に追加

ソース電極２６は、ソーストレンチ５内において、ソース領域１５、ボディコンタクト領域１６およびドリフト領域１４に接し、ドリフト領域１４との間に、ボディダイオード３２の拡散電位よりも低い接合障壁のヘテロ接合を形成している。 - 特許庁

The current source GEN1 is provided between the amplitude modulation unit 2 and the low potential side power source Vss, inputs the modulation input signal and generates an input current corresponding to the signal level of the modulation input signal similarly to the current source GEN2.例文帳に追加

電流源ＧＥＮ１は振幅変調部２と低電位側電源Ｖｓｓの間に設けられ、変調入力信号を入力し、変調入力信号の信号レベルに応じた入力電流を電流源ＧＥＮ２と同様に発生する。 - 特許庁

This driving device applies a resonance pulse power source- potential having a prescribed resonance amplitude onto a power source line and also generates a pixel data pulse by selectively connecting the column electrode and the power source line corresponding to pixel data.例文帳に追加

所定の共振振幅を有する共振パルス電源電位を電源ライン上に印加すると共に、画素データに応じて選択的に容量性表示パネルの列電極及び電源ライン間を接続することにより画素データパルスを生成する。 - 特許庁

To provide a radar apparatus for controlling a gate power source and drain power source of an MMIC (Microwave Monolithic IC), protecting the MMIC at start-ups and stops, and avoiding the occurrence of failure in the MMIC due to residual electric charge at stops and anomalous source potential.例文帳に追加

ＭＭＩＣのゲート電源とドレイン電源を制御し、立ち上げ、立ち下げ時のＭＭＩＣを保護し、併せて立ち下げ時の残留電荷や異常電源電位によるＭＭＩＣの障害発生を回避する電波レーダ装置を提供する。 - 特許庁

The source of the Pch transistor P1 is connected to an input terminal 2, its source is connected to an output terminal 3, a control signal SG2 is inputted to its gate, and the high potential side power source Vdd is supplied from the input terminal 2 to the Pch MOS transistor.例文帳に追加

Ｐｃｈ ＭＯＳトランジスタＰ１は、ソースが入力端子２に接続され、ドレインが出力端子３に接続され、ゲートに制御信号ＳＧ３が入力され、入力端子２から、高電位側電源Ｖｄｄが供給される。 - 特許庁

The initial value of the potential difference VGS between a gate and a source of a switching transistor upon a verify process is varied in accordance with the resistance value level of the multi-value information.例文帳に追加

スイッチングトランジスタのゲート・ソース間の電位差ＶＧＳのベリファイ時の初期値を、多値情報の抵抗値レベルに応じて異なる値とする。 - 特許庁

The drain region of the protective transistor is connected to the pad terminal and the gate electrode and source region of the transistor are connected to a power supply line by setting the electrode and region to the same potential.例文帳に追加

保護トランジスタのドレイン領域をパッド端子に接続し、ゲート電極及びソース領域を同電位にして電源ラインに接続する。 - 特許庁