「potential source」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

This power energy supply system includes: a heavy structure 1; an energy storing device 4 capable of elevating the heavy structure 1 and storing the power energy from a power energy supply source 3 as the potential energy of the heavy structure 1; and a second power source device 5 for converting the potential energy of the heavy structure 1 to the power energy.例文帳に追加

重量構造物１と、この重量構造物１を昇降可能であって電力エネルギー供給源３からの電力エネルギーを重量構造物１の位置エネルギーとして蓄積するエネルギー蓄積装置４と、重量構造物１の位置エネルギーを電力エネルギーに変換する第二電源装置５とを備える。 - 特許庁

This driver circuit for inputting a logical signal X with a low potential side power source as a reference, and for generating a logical signal Y by using a high potential side power source Vcc is configured of a level shift circuit 10, an output circuit 20, a first detection control circuit 30, and a second detection control circuit 40.例文帳に追加

低電位側電源を基準とした論理信号Ｘが入力されて、高電位側電源Ｖｃｃを基準とした論理信号Ｙを生成するドライバ回路であり、レベルシフト回路１０、出力回路２０、第１の検出制御回路３０、および第２の検出制御回路４０から構成される。 - 特許庁

The semiconductor device comprises an NMOS transistor 1 having a gate (G) connected with a high potential side terminal VDD, and a PMOS transistor 2 having a gate (G) connected with a low potential side terminal GND wherein the source or drain (S/D) of the NMOS transistor 1 is connected electrically with the source or drain (S/D) of the PMOS transistor 2.例文帳に追加

高電位側の端子ＶＤＤにゲート（Ｇ）を接続したＮＭＯＳトランジスタ１と、低電位側の端子ＧＮＤにゲート（Ｇ）を接続したＰＭＯＳトランジスタ２とを有し、ＮＭＯＳトランジスタ１のソースまたはドレイン（Ｓ／Ｄ）と、ＰＭＯＳトランジスタ２のソースまたはドレイン（Ｓ／Ｄ）とを電気的に接続する。 - 特許庁

As a transistor Tr312 which is supplied at its gate with the output signal/02 having the Low-level flotation like this and also supplied at its drain with a potential raised almost to twice as high as a high-potential power source VDD through the bootstrap effect, a TFT having a body structure is employed and its body B is connected to the source S.例文帳に追加

このようなＬｏｗレベル浮きが生じている出力信号／０２がゲートに供給され、かつ、ブートストラップ効果によって高電位電源ＶＤＤの２倍程度にまで高められた電位がドレインに供給されるトランジスタＴｒ３１２を、ボディ構造を有するＴＦＴとし、そのボディＢをソースＳに接続する。 - 特許庁

In the on-board communication system of a CAN, a fault diagnostic device 12 as one of nodes includes a power source 100 whose output voltage is variable and a switch 113 for connecting the output terminal of the power source 100 through resistances 111 and 112 to a high potential side communication line 20 and a low potential side communication line 21.例文帳に追加

ＣＡＮの車載通信システムにて、ノードの１つとなる故障診断装置１２には、出力電圧可変の電源１００と、電源１００の出力端子を抵抗１１１，１１２を介して高電位側の通信線２０と低電位側の通信線２１とに接続させるスイッチ１１３とがある。 - 特許庁

This circuit is composed of P-type MOS transistors P1-P3, N-type MOS transistors N1, N2 and N6, a diode D1 and resistors R1 and R2, and the fixed reference voltage Vref is obtained from given high potential side power source VDD and low potential side power source GND at an output terminal ref.例文帳に追加

Ｐ型ＭＯＳトランジスタＰ１〜Ｐ３と、Ｎ型ＭＯＳトランジスタＮ１、Ｎ２及びＮ６と、ダイオードＤ１と、抵抗素子Ｒ１及びＲ２と、から構成され、与えられた高電位側電源ＶＤＤ及び低電位側電源ＧＮＤから一定の基準電圧Ｖｒｅｆを出力端子ｒｅｆに得る。 - 特許庁

The device further includes an electrical potential applying circuit (28) for applying an electrical potential to the grid (22) so as to make the grid (22) repel electrons discharged by the plasma radiation source (20) and produce a positive space electrical charge between the grid (22) and the foil trap (24) to deflect ions discharged by the plasma radiation source (20) toward the foil trap.例文帳に追加

この装置は更に、グリッド（２２）がプラズマ放射源（２２）によって放出される電子を反発し、且つ、グリッド（２２）とフォイルトラップ（２４）との間に正の空間電荷を作成してプラズマ放射源（２０）によって放出されるイオンをフォイルトラップに向けて偏向させるように、グリッド（２２）に電位を印加する電位印加回路（２８）を含む。 - 特許庁

An amplifier with a CMOS inverter comprising a PMOS transistor 2 and an NMOS transistor 3 is provided with a voltage control means to variably control a source potential of the PMOS transistor 2, and a voltage shifting means to raise a source potential of the NMOS transistor in order to remove DC offset.例文帳に追加

ＰＭＯＳトランジスタ２およびＮＭＯＳトランジスタ３から成るＣＭＯＳインバータを有して構成される増幅回路において、ＰＭＯＳトランジスタ２のソース電位を可変に制御する電圧制御手段と、ＤＣオフセットを除去するようにＮＭＯＳトランジスタ３のソース電位を上げる電圧シフト手段とを備える。 - 特許庁

A diode 35a connected to the high-potential side of a changeover switch 36a and a capacitor 34a connected to a low-potential side in parallel are provided between the changeover switch 36a in a scanning driver 3 and a positive power source 31, and a changeover switch 33a is provided between the connection point between the diode 35a and capacitor 34a, and the positive power source 31.例文帳に追加

走査ドライバ３内の切替スイッチ３６ａと正電源３１との間に、切替スイッチ３６ａの高電位側に接続されたダイオード３５ａと低電位側に並列に接続されたコンデンサ３４ａとを設け、ダイオード３５ａおよびコンデンサ３４ａの接続点と正電源３１との間に切替スイッチ３３ａを設ける。 - 特許庁

The precharge potential of a non-selection bit line among a plurality of bit lines 5 is set by an HPR voltage source 2 to be lower than a power source voltage Vcc (a low voltage of 0.5V to 1.2V, for example, 0.8V) which determines the electric potential on the high side of the data stored in the memory cell.例文帳に追加

複数のビット線５のうち非選択ビット線のプリチャージ電位は、ＨＰＲ電圧ソース２により、メモリセルに記憶されるデータのハイ側の電位を決定する電源電圧Ｖｃｃ（０．５Ｖ〜１．２Ｖの範囲内の低電圧、例えば０．８Ｖ）よりも低い電位（例えば１／２Ｖｃｃ＝０．４Ｖ）に設定される。 - 特許庁

In non-inspection, while the analog switches ASW1 and ASW2 are turned off, since the control terminals of the analog switches ASW5-ASW7 are connected through the analog switches ASW3 and ASW4 to a high potential power source VDD or a low potential power source VSS, the analog switches ASW5-ASW7 are surely turned off.例文帳に追加

一方、非検査時にアナログスイッチＡＳＷ１、ＡＳＷ２はオフとなるが、アナログスイッチＡＳＷ５〜ＡＳＷ７の制御端子はアナログスイッチＡＳＷ３、ＡＳＷ４を介して高電位電源ＶＤＤ又は低電位電源ＶＳＳに接続されるので、アナログスイッチＡＳＷ５〜ＡＳＷ７は確実にオフとなる。 - 特許庁

Therefore, an inverse current is easily caused to flow in the parasitic diode 124, resulting in increasing the clamping performance of the parasitic diode 124 connected between a high potential power source 102 and a low potential power source 103 and hence suppressing the damages to the internal circuit 121 due to static electricity applied to the terminals of the power sources.例文帳に追加

したがって、寄生ダイオード１２４は逆方向に電流が流れやすいため、高電位電源１０２と低電位電源１０３の間に接続されている寄生ダイオード１２４のクランプ能力が向上され、電源端子に印加された静電気による内部回路１２１の損傷の発生を抑制することができる。 - 特許庁

The reference voltage generation circuit 48 outputs multi-valued reference voltages V0-VY by a ladder resistance circuit connected across a 1st power supply line to supply high potential side power supply voltage (1st power source voltage) and a 2nd power supply line to supply low potential side power supply voltage (2nd power source voltage) VSS.例文帳に追加

基準電圧発生回路４８は、高電位側の電源電圧（第１の電源電圧）Ｖ０が供給される第１の電源線と低電位側の電源電圧（第２の電源電圧）ＶＳＳが供給される第２の電源線との間に接続されたラダー抵抗回路により、多値の基準電圧Ｖ０〜ＶＹを出力する。 - 特許庁

This buffer circuit connects a current limitation element 8 between the source of an N channel MOS transistor 7 of an initial stage inverter 1 and the line of ground potential GND, and connects a current limitation element 9 between the source of a P channel MOS transistor 10 of an initial stage inverter 2 and the line of power supply potential VCC.例文帳に追加

バッファ回路において、初段インバータ１のＮチャネルＭＯＳトランジスタ７のソースと接地電位ＧＮＤのラインとの間に電流制限素子８を接続し、初段インバータ２のＰチャネルＭＯＳトランジスタ１０のソースと電源電位ＶＣＣのラインとの間に電流制限素子９を接続する。 - 特許庁

In an LSI having a plurality of power source pads 211 and grounding potential pads 212, while inductors 255, each consisting of redundant wiring between the plurality of the power source pads and the power source line inside the LSI and having almost equal impedances are provided, no inductor is provided between the plurality of grounding potential pads and a grounding line inside the LSI.例文帳に追加

複数の電源用パッド（２１１）と複数の接地電位用パッド（２１２）とを有するＬＳＩにおいて、上記複数の電源用パッドとＬＳＩ内部の電源ラインとの間にそれぞれ冗長な配線からなり互いにインピーダンスの値がほぼ等しいインダクタ（２５５）を設ける一方、複数の接地電位用パッドとＬＳＩ内部の接地ラインとの間にはインダクタを設けないようにした。 - 特許庁

To reduce the ON resistance of an MOS transistor configuring a power source switch circuit without increasing the transistor size of the MOS transistor by turning off the transistor of the power source switch circuit regardless of the relative potential relation of a contact power supply terminal and an internal power source line.例文帳に追加

接触電源端子と内部電源ラインの相対的な電位関係に関わらず電源スイッチ回路のトランジスタをオフにし、更に電源スイッチ回路を構成するＭＯＳトランジスタのトランジスタサイズを大きくすることなく、ＭＯＳトランジスタのオン抵抗の低減を可能にする。 - 特許庁

An output side of a drain voltage generating circuit 40 is connected to one end of a drain power source line 12 of each memory cell array 10_i through a resistor 62 to apply the drain voltage MCD to this power source line, and further, a potential MCDS of other end of this drain power source line 12 is monitored by a charging circuit 50.例文帳に追加

ドレイン電圧発生回路４０の出力側を抵抗６２を介して各メモリセルアレイ１０_ｉのドレイン電源線１２の一端に接続してドレイン電圧ＭＣＤを与え、更にこのドレイン電源線１２の他端の電位ＭＣＤＳを充電回路５０で監視する。 - 特許庁

The transistor T1 of the photoelectric converting circuit 10 constitutes a source follower circuit; a photodiode PD is connected between the gate and source of the transistor T1 through a capacitor C1, and the gate of the transistor T 1 is connected to a second high-potential power source Vg through a resistance R1.例文帳に追加

光電変換回路１０のトランジスタＴ１はソースフォロワ回路を構成し、このトランジスタＴ１のゲート−ソース間にはコンデンサＣ１を介してフォトダイオードＰＤが接続され、トランジスタＴ１のゲートは抵抗Ｒ１を介して第２の高電位電源Ｖｇに接続されている。 - 特許庁

Preferably, the power source means is provided with an n type MOS transistor in which a gate is electrically connected to the other end, and a predetermined voltage is applied to one of a source and a drain, and the output terminal outputs a voltage signal based on the potential of the other of the source and the drain of the n type MOS transistor.例文帳に追加

電源手段は、ゲートが他端に電気的に接続され、ソース又はドレインの一方に所定の電圧が供給されたｎ型ＭＯＳトランジスタを有し、出力端子は、ｎ型ＭＯＳトランジスタのソース又はドレインの他方の電位に基づいて電圧信号を出力することが好ましい。 - 特許庁

Each pulse voltage generator 11 and 12 is constituted, by connecting the first semiconductor switch which controls the current path from the DC voltage source to a load and the second semiconductor switch which controls the current path from the load to the DC voltage source, in parallel with one side of the potential sides of each DC voltage source.例文帳に追加

各パルス電圧発生部１１，１２は、各直流電圧源の一方の電位側に、直流電圧源から負荷への電流経路を制御する第１半導体スイッチと負荷から直流電圧源への電流経路を制御する第２半導体スイッチを並列に接続して構成される。 - 特許庁

A timing at which the timing circuit 23 turns on the transistors Q1 to Q3 is controlled so that potentials of all cathode rays other than cathode rays to be scanned are gently varied from a ground potential to a power source potential V_DD after the elapse of a reset period.例文帳に追加

リセット期間の経過後、走査対象の陰極線以外のすべての陰極線の電位を、接地電位から電源電位Ｖ_ＤＤへ緩やかに変化させるように、タイミング回路２３がトランジスタＱ１〜Ｑ３をオンするタイミングを制御する。 - 特許庁

High potential side power wiring 3a is arranged so that they can cross digit lines DT and DB of an SRAM memory cell, and about half of the full parasitic capacities of the digit lines DT and DB is set as a wiring capacity Cvdd of the high potential side power source wiring 3a.例文帳に追加

ＳＲＡＭメモリセルのディジット線ＤＴ，ＤＢに交差させて高電位側電源配線３ａを配置し、ディジット線ＤＴ，ＤＢの全寄生容量の約半分が対高電位側配線３ａの配線容量Ｃ_vddに設定する。 - 特許庁

The variation ΔVth with the time of a threshold voltage Vth of a drive transistor 22 is corrected, by controlling an initialization potential Vini of a source potential Vs, according to the controlled variable, namely according to the variations with the passage time of the threshold voltage Vth.例文帳に追加

そして、この制御量に応じて、即ち駆動トランジスタ２２の閾値電圧Ｖｔｈの経時的な変動に応じてソース電位Ｖｓの初期化電位Ｖｉｎｉを制御することで、閾値電圧Ｖｔｈの経時的な変動量ΔＶｔｈを補正する。 - 特許庁

It is possible to speedily detect completion of filling as an ECU 54 detects from pressure rise the feedback chamber 39 in filling control that the plunger 42 aparts from the stopper 50 and the electric potential of the terminal 51 becomes the electric power source electric potential.例文帳に追加

充填制御においてフィードバック室３９の圧力上昇によりプランジャ４２がストッパ５０から離れターミナル５１の電位が電源電位になったことをＥＣＵ５４が検出することにより、充填終了を速やかに検知することができる。 - 特許庁

A P channel MOS transistor TR1 being made a non-conduction state when a potential given to a terminal T1 is a power source potential EXTVDD or less is provided between a SVIH detecting circuit 22 detecting a test mode and the terminal T1.例文帳に追加

端子Ｔ１に与えられる電位が電源電位ＥＸＴＶＤＤ以下である場合に非導通状態となるＰチャネルＭＯＳトランジスタＴＲ１を、テストモードの検出を行なうＳＶＩＨ検出回路２２と端子Ｔ１との間に設ける。 - 特許庁

With the p-MOS structure, the base body is an n-type silicon substrate 1, the high-potential electrode is a gate electrode 4, the low-potential electrode is a drain region (or a source region), and the insulation layer is a gate insulation layer 3.例文帳に追加

ｐ−ＭＯＳ構造をとるもので、基体がｎ型シリコン基板１であり、高電位電極がゲート電極４であり、低電位電極がドレイン領域（またはソース領域）２であり、絶縁層がゲート絶縁層３であることを特徴とする。 - 特許庁

The charged particle beam device is equipped with a charged particle source (1) providing a primary charged particle beam, a first unit (5) providing a potential, a second unit (7) providing a potential, and a central unit (6) positioned between the first unit (5) and the second unit (7).例文帳に追加

この装置は、１次荷電粒子ビームを提供する荷電粒子源（１）と、電位を提供する第１のユニット（５）と、電位を提供する第２のユニット（７）と、第１ユニット（５）と第２ユニット（７）の間に位置決めされた中央ユニット（６）とを備える。 - 特許庁

To provide a SRAM in which a leak current of memory cells can be reduced with simple constitution without requiring a circuit for varying power source potential of a memory cell and well potential of a transistor of a memory cell, and a process for forming a variable resistor.例文帳に追加

メモリセルの電源電位やメモリセルのトランジスタのウエル電位を可変させるための回路や、可変抵抗を形成するためのプロセスを要せず、簡単な構成でメモリセルのリーク電流の低減化を図ることができるＳＲＡＭを提供する。 - 特許庁

Circuit diagnosis of a voltage comparator for detecting deviation from a predetermined range of a monitored source voltage is performed by setting an input terminal of the voltage comparator to a reference voltage potential or ground potential by a circuit diagnosis indication signal.例文帳に追加

監視電源電圧の所定の範囲からの逸脱を検出する電圧比較器に、回路診断指示信号によって、電圧比較器の入力端子に基準電圧電位、もしくはアース電位とすることによって電圧比較器の回路診断を行なう。 - 特許庁

The semiconductor device constituted in use of a wide gap semiconductor includes an electric potential-switching circuit having a function to selectively apply to a source line the electric potential equal to or different from that of a bit line.例文帳に追加

ワイドギャップ半導体を用いて構成された半導体装置であって、ビット線の電位と等しい電位またはビット線の電位と異なる電位をソース線に選択的に与える機能を有する電位切り替え回路を備えた半導体装置とする。 - 特許庁

Consequently, the leak current in the off state which is caused between the second source/drain region 102b and the signal wiring 202 during reverse driving with a high potential HIGH is equalized to that during reverse driving with a low potential LOW.例文帳に追加

これにより、反転駆動する際に第２のソース・ドレイン領域１０２ｂと信号配線２０２とにおいて生ずるオフ時のリーク電流を、高電位ＨＩＧＨでの駆動の場合と低電位ＬＯＷでの駆動の場合とのそれぞれにおいて等しくする。 - 特許庁

Even when the voltage of an input signal ZMWL turns to a high potential Vpp', the voltage of a gate of the N channel MOS transistor QN1 is kept to the power source potential Vcc from which threshold voltage Vthn of the N channel MOS transistor QN3 has been subtracted.例文帳に追加

入力信号ＺＭＷＬが高電位Ｖｐｐ′になった場合でもＮチャネルＭＯＳトランジスタＱＮ１のゲートは電源電位ＶｃｃからＮチャネルＭＯＳトランジスタＱＮ３のしきい値電圧Ｖｔｈｎを減算した電位になる。 - 特許庁

Thus, an amount of current which flows to the current mirror circuit immediately after the power supply is increased, the output potential REF1 of the reference voltage generation source 1 is stabilized at a desired potential, and a desired stable regulation voltage is immediately outputted.例文帳に追加

それによって、電源投入直後にカレントミラー回路に流れる電流量を増やし、基準電圧発生源１の出力電位ＲＥＦ１を所望の電位に安定させ、直ちに所望の安定したレギュレート電圧を出力させる。 - 特許庁

Whereupon, by connecting the winding end of the secondary coil 7 of the leakage transformer LT with the output end of the lower potential of the direct current power source part DP, the difference of potential from the reflecting plate 3 via the capacitor Cx can be reduced.例文帳に追加

このとき、リーケージトランスＬＴの２次巻線７の巻終わりを直流電源部ＤＰの低電位側の出力端に接続することにより、コンデンサＣｘを介した反射板３との間の電位差を減少させることができる。 - 特許庁

In the leak current measurement, a source/drain region is defined as reference potential (ground potential), a gate voltage Vg is defined as a parameter, and a gate voltage value Vgb is searched for a current Ig flowing to the gate electrode 12 to get out of a current allowable range for operation as a product.例文帳に追加

リーク電流測定は、ソース／ドレイン領域を基準電位（接地電位）、ゲート電圧Ｖgをパラメータとし、ゲート電極１２に流れる電流Ｉgが製品として動作させる電流の許容範囲から逸脱するゲート電圧値Ｖgbを探索する。 - 特許庁

Moreover, in case that the voltage of the capacitor 70 is lower by a specified value than the voltage VD of the power source 60, it determines that a forward current is flowing to the diode Dp on the high potential side, and switches off the switching element Swp on the high potential side.例文帳に追加

また、コンデンサ７０の電圧が電源６０の電圧ＶＤよりも所定以上低い場合に、高電位側ダイオードＤｐに順方向電流が流れていると判断し、高電位側スイッチング素子Ｓｗｐをオフ状態とする。 - 特許庁

The light from the light source part 26b of the exposure part 26 transmits through the NESA glass electrode 28a to irradiate the object to be measured to expose the same to this light and, in parallel to the exposure of the object to be measured, the potential of the object to be measured is measured by the potential measuring part 28.例文帳に追加

露光部２６の光源部２６ｂからの光がネサガラス電極２８ａを透過して、被測定物に照射されて被測定物が露光され、一方、これと平行して、電位測定部２８によって被測定物の電位が測定される。 - 特許庁

When potential of the collection electrode 19 is increased, the p-MOS type FET 181 is turned into a ON condition, while source potential is increased to the impressed direct current voltage when the direct current voltage is impressed between a circuit GND and the drain terminal.例文帳に追加

捕集電極１９の電位が上昇した場合、ｐ−ＭＯＳ型ＦＥＴ１８１がオン状態になると共に、回路ＧＮＤ−ドレイン端子間に直流電圧を印可しておくでソース電位が印可している直流電圧まで上昇する。 - 特許庁

The transistor T6A is connected to the VA and the transistor T6B is connected to the VB, and the AC power source supplies the L level in the ON period of the respective transistors and supplies a ground potential GND that is a midpoint potential between an H level and the L level during the OFF period of the respective transistors.例文帳に追加

Ｔ６ＡはＶＡに、またＴ６ＢはＶＢに接続され、それぞれのオン期間には交流電源はＬレベルを供給し、オフ期間にはＨレベルとＬレベルとの中間電位である接地電位ＧＮＤを供給する。 - 特許庁

The FET in an on state at all times becomes a source of supply for the power supply potential VDD and the ground potential GND and is provided in order to reduce the variation in the delay time caused by variations in manufacturing and changes of environmental temperature.例文帳に追加

更に、製造上のバラツキ又は環境温度の変化に伴う遅延時間の変動を抑制させるべく、上記した電源電位ＶＤＤ又は接地電位ＧＮＤの供給元となり、かつ常時オン状態のＦＥＴを設ける。 - 特許庁

Also, a high potential voltage Vdd and a low potential voltage Vss are applied as source voltages to the first amplifier circuit part APA and the second amplifier circuit part APB respectively, and bias voltage setting parts 10A and 10B, differential amplification parts 20A and 20B, and output amplifier parts 30A and 30B are connected between the high potential voltage Vdd and the low potential voltage Vss.例文帳に追加

また、第１の増幅回路部ＡＰＡ及び第２の増幅回路部ＡＰＢには、各々、電源電圧として高電位電圧Ｖｄｄと低電位電圧Ｖｓｓが印加され、これらの高電位電圧Ｖｄｄ及び低電位電圧Ｖｓｓとの間に、バイアス電圧設定部１０Ａ、１０Ｂと、差動増幅部２０Ａ、２０Ｂと、出力増幅部３０Ａ、３０Ｂが接続された構成を有している。 - 特許庁

To provide an air conditioning system allowing heat source water returned to a heat storage tank to flow without generating cavitation in a water returning pipe, efficiently converting potential energy of the heat source water into electric power, and recovering the same.例文帳に追加

蓄熱槽に戻す熱源水を、還水管内においてキャビテーションを発生させることなく流すことができ、熱源水のもつポテンシャルエネルギーを効率よく電力に変換して回収可能な空調システムを提供する。 - 特許庁

Also, the use mode includes the first use mode of connecting one end of the capacitor element to the power source circuit 6 or the grounding potential and the second use mode of connecting the one end of the capacitor element to the power source circuit 6 or putting the same into a floating state.例文帳に追加

また、使用モードは、容量素子の一端を電源回路６又は接地電位に接続する第１の使用モードと、容量素子の一端を電源回路６に接続する又はフローティング状態とする第２の使用モードを含む。 - 特許庁

When a local selfboost is to be conducted, electric charges obtained while boosting the potential of the channel section of a memory cell are supplied to a memory cell close to a source of a NAND string from not only a bit line BL but also from a source line SL.例文帳に追加

ローカルセルフブーストの際、ＮＡＮＤストリングのソースに近いメモリセルに対しては、メモリセルのチャネル部の電位をブーストする際の電荷を、ビット線ＢＬだけでなく、ソース線ＳＬからも供給することを特徴としている。 - 特許庁

When a predetermined current is supplied to a transistor to set a gate-source voltage of the transistor, a potential of a gate terminal of the transistor is adjusted so as to prevent a current from flowing into a load which is connected to a source terminal of the transistor.例文帳に追加

トランジスタに所定の電流を流してトランジスタのゲート・ソース間電圧を設定する際、トランジスタのソース端子に接続された負荷に電流が流れないようにするため、トランジスタのゲート端子の電位を調整する。 - 特許庁