| 例文 |
potential sourceの部分一致の例文一覧と使い方
該当件数 : 1662件
Thereby, depending on the requirement, any desired potential can be applied to the counter electrode 8 and/or the source provided with various magnetic system 5 can be operated in particular, as arc or sputter source.例文帳に追加
これにより、必要に応じて任意の電位が対電極8に与えられ、かつ/または様々な磁気システム5を備えたソースが、特にアークソースないしスパッタソースとして操作され得る。 - 特許庁
At the time of transfering data, as the power source line PRVDD for the read-register becomes lower than the power source potential, the apparent drive capability of the read-register becomes lower than the apparent drive capability of the write-register.例文帳に追加
データ転送時には、リードレジスタ用電源ラインRRVDDが電源電位よりも低くなるので、リードレジスタの見かけ上の駆動能力が、ライトレジスタの見かけ上の駆動能力よりも低くなる。 - 特許庁
By the current which flows the current source 9 changing, according to the changes in the reset electric potential VRD, input output characteristics of the source follower 5 changes to suppress the fluctuations in the output voltage.例文帳に追加
リセット電位VRDの変化に応じて電流源9を流れる電流が変化することで、ソースフォロア5の入出力特性を変化させ、出力電圧の変動を抑える。 - 特許庁
Then two source voltages, having identical potential difference, are generated as the source voltage for the positive-polarity amplifier and negative-polarity amplifier, and are supplied through different power lines.例文帳に追加
そして、前記正極用アンプと負極用アンプの電源電圧として同一の電位差を有する2組の電源電圧を生成して、別々の電源ラインにより給電させるようにした。 - 特許庁
Fixing of gate potential of the drive transistor is canceled, in addition, drive voltage application between the drain and the source of the drive transistor is terminated, to maintain an initialization state of the voltage between the gate and the source.例文帳に追加
そして駆動トランジスタのゲート電位の固定を解除し、また駆動トランジスタのドレイン・ソース間への駆動電圧印加を終了させて、ゲート・ソース間電圧の初期化状態を維持する。 - 特許庁
The transistor has its gate and source commonly connected to the source of a power MOS transistor 2 to form a common potential node ND, and has its drain connected to the gate of the power MOS transistor 2.例文帳に追加
このトランジスタは、そのゲートとソースがパワーMOSトランジスタ2のソースに共通接続されて共通電位ノードNDを形成し、ドレインがパワーMOSトランジスタ2のゲートに接続されている。 - 特許庁
An SOI-IC having an n-channel field-effect transistor is provided with a terminal for discharging an electric charge connected to a body and source as a potential equal to or lower than that of the source.例文帳に追加
nチャネル電界効果トランジスタを有するSOI−ICにおいて、ボディ及びソースに接続され、ソースと同じもしくは低い電位に保たれた電荷排出用端子を設ける。 - 特許庁
To obtain an image forming system for stabilizing transfer efficiency by eliminating the fluctuation of the surface potential of an intermediate transfer medium in the case of using a constant voltage power source as a primary transfer voltage power source.例文帳に追加
一次転写電圧電源として定電圧電源を用いる場合の中間転写媒体表面電位の変動をなくして転写効率を安定化させる画像形成方式。 - 特許庁
The VDD2 connected with an electric power source for delivering is connected with an electric power source equivalent to an electric voltage for delivering, and the conducting wire VSS3 connected to a common electrode is connected with an electric power source VCC2, to lower the electric potential of the conducting wire VSS3 to perform polarization.例文帳に追加
吐出用電源が接続されるVDD2には吐出用電圧と同等の電源が、コモン電極に繋がる導線VSS3には電源−VCC2が接続し、導線VSS3の電位を下げて分極を行う。 - 特許庁
The isolated electromagnetic waves, which have reached the DC power source 1, progress while raising the voltage of the loss path 33 to power source voltage, with their polarity inverted, and they raise the potential of a reactor 8 to the power source voltage, and disappear.例文帳に追加
直流電源1に到達した孤立電磁波は、極性を反転して損失線路33の電圧を電源電圧まで上昇させつつ進行しリアクトル8の電位を電源電圧まで上昇させて消滅する。 - 特許庁
When an input signal has an L level, a 1st NMOS transistor N1 turns on with a 1st source potential VDL outputted from an inverter 41 and a 1st PMOS transistor P1 turns on to output a 2nd source potential VHD to a 1st output terminal 46 to output a reference potential VSS to a 2nd output terminal 47.例文帳に追加
入力信号がLレベルのとき、インバータ41から出力された第1電源電位VDLにより第1NMOSトランジスタN1がオンし、第1PMOSトランジスタP1がオンし、第1出力端子46に第2の電源電位VDHが出力され、第2NMOSトランジスタN2がオンし、第2出力端子47に基準電位VSSが出力される。 - 特許庁
And, a gate potential from the gate terminal is directly applied to the sense Tr3 while a potential obtained from dividing the gate potential by a first and a second resistances 31, 32 is applied to the main Tr2 such that a gate-source voltage of the main Tr2 and a gate-source voltage of the sense Tr3 become equal to each other.例文帳に追加
そして、センスTr3にはゲート端子からそのままゲート電位が印加されると共に、メインTr2にはセンスTr3に印加されるゲート電位が第1、第2抵抗31、32によって抵抗分割された電位が印加され、メインTr2のゲート−ソース間電圧と、センスTr3のゲート−ソース間電圧とが等しくなるようにする。 - 特許庁
Leakage current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC.例文帳に追加
SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁
The potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC is controlled so as to reduce the leakage current of MOS transistors in a memory cell.例文帳に追加
SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁
An alternating current power source 1 connected to the potential of the high voltage terminal cabinet is connected to an anode electrode 7 through a capacitor 19.例文帳に追加
高圧ターミナル筐体2の電位に接続された交流電源18を,コンデンサ19を介してアノード電極7に接続する。 - 特許庁
Each block B1, B2, ... has a transistor column 100A for giving a reference potential to a source of a cell selected by a row line.例文帳に追加
各ブロック1B、B2、…には行線により選択されたセルのソースへ基準電位を与えるためのトランジスタ列100Aを有する。 - 特許庁
In the transistor Q2, a drain and a gate are connected to the output voltage terminal 3, and a source and a substrate are connected to the GND potential 5.例文帳に追加
トランジスタQ2は、ドレインとゲートが出力電圧端子3に接続され、ソースと基板がGND電位5に接続されている。 - 特許庁
Therefore, the source lines SL have no level variation when the common potential VCOM varies in level, the power consumption may be small.例文帳に追加
したがって、共通電位VCOMのレベル変化時におけるソース線SLのレベル変化がなくなり、消費電力が小さくて済む。 - 特許庁
Further, an offset voltage lower than the positive source voltage and higher than the ground potential is applied to a non-inverted input terminal of the operational amplifier 5.例文帳に追加
さらに、オペアンプ5の非反転入力端子には、プラス電源電圧より低くアース電位よりも高いオフセット電圧が印加される。 - 特許庁
With this potential V_LOW, the drain-source current level I_DS of the transistor 23 becomes tens of nA to several μA, or very small.例文帳に追加
この電位V_LOWにより、トランジスタ23のドレイン−ソース間電流レベルI_DSは数十nA〜数μA程度の微小レベルとなる。 - 特許庁
To prevent disconnection of wiring due to electromigration caused by microfabrication while keeping the potential of the source electrode of a pMOS transistor constant.例文帳に追加
pMOSトランジスタのソース電極の電位を一定にしつつ、微細化に起因するエレクトロマイグレーションによる配線の断線を防止する。 - 特許庁
The low-side switching element, installed between the other end of the first inductor and a low potential side power source, performs an on/off operation by a control signal.例文帳に追加
ローサイドスイッチング素子は、第一のインダクタの他端と低電位側電源の間に設けられ、制御信号によりオン・オフ動作する。 - 特許庁
The ESD protection diode is provided between a signal line and a low-potential-side power source, and static electricity applied to the signal line is input to the ESD protection diode.例文帳に追加
ESD保護ダイオードは、信号線と低電位側電源の間に設けられ、信号線に印加される静電気が入力される。 - 特許庁
The ferroelectric capacitor FC inverts the polarization when the source voltage rises to generate the reset signal by potential transition.例文帳に追加
強誘電体キャパシタFCは、電源電圧の立ち上がり時に分極反転し、それに伴うポテンシャル変移によりリセット信号を生成する。 - 特許庁
To provide an image forming method in which high sensitivity to a short-wavelength light source is ensured and potential stability in repeated use is improved.例文帳に追加
短波長光源に対して高感度でかつ繰り返し使用時の電位安定性も向上した画像形成方法を提供する。 - 特許庁
The power source for the quadrupole part applies, on the grid, a voltage corresponding to the potential difference between the positive and negative voltages.例文帳に追加
四重極部用の電源を介して正、負の両電圧間の電位差に相当する電圧をグリッドに印加し得るように構成される。 - 特許庁
Memory cell power source wirings LMG11-LMG24 for supplying a ground potential are provided corresponding to each column of a normal memory cell array.例文帳に追加
正規メモリセルアレイの各列に対応して、接地電位を供給するためのメモリセル電源配線LMG11〜LMG24が設けられる。 - 特許庁
Also, bit lines BL, /BL are charged to the power source potential VDD by a timing control circuit 60, after that, the word line WL is driven.例文帳に追加
また、タイミング制御回路60によってビット線BL,/BLを電源電位VDDに充電し,その後ワード線WLを駆動する。 - 特許庁
When the capacitor potential 2909 exceeds an operating voltage of a driving circuit 2910, the power source 2801 is turned on to turn on 5 V normally.例文帳に追加
コンデンサ2909の電位が駆動回路2910の動作電圧を超えると、電源2801がONされ、通常5VがONになる。 - 特許庁
The leak current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor within a SRAM memory cell MC.例文帳に追加
SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁
V12 and negative phase voltage V11 are also applied to the gate of MOS transistor M15 with potential B being applied to the source thereof.例文帳に追加
また、MOSトランジスタM15のゲートにはV12と逆相の電圧V11が印加されると共にソースには電位Bが印加されている。 - 特許庁
This can prevent a potential difference exceeding a gate-source withstand voltage of the first PchMOSFET 4.例文帳に追加
これにより、第1PchMOSFET4のゲート−ソース間の耐圧を超える電位差が発生することを防止することが可能となる。 - 特許庁
When transfer MOS is NMOS, lower one of drain and source potentials is employed as a substrate potential thus eliminating body effect.例文帳に追加
トランスファーMOSがNMOSの場合には、ドレイン又はソース電位のどちらか低い電位を基板電位にし基板効果影響を無くす。 - 特許庁
When the potential of the capacitor is more than a prescribed value or approximately zero, the light emission of the light source 14a stops to stop the laser irradiation.例文帳に追加
コンデンサの電位が所定の値以上または略0のとき、光源14aの発光を停止しレーザ光の照射を中止する。 - 特許庁
Tunneling state density by the quantum-mechanical tunneling effect through a Schottky barrier potential of the Schottky source/drain MOSFET is calculated.例文帳に追加
ショットキー・ソース/ドレインMOSFETのショットキー障壁ポテンシャルの、量子力学的トンネル効果によるトンネル状態密度を計算する。 - 特許庁
In a load switch circuit 6, its drain is always higher in potential than the source and a DC signal is supplied to an FET 6D.例文帳に追加
ロードスイッチ回路6では、常に、そのソースよりもドレインが高電位になるようにして直流の信号がFET6Dに供給される。 - 特許庁
At this time, a potential of a connection node N12A becomes equal to a voltage value Vdd1 of a control voltage from a power source control circuit 11A.例文帳に追加
このとき、接続ノードN12Aの電位は、電源制御回路11Aからの制御電圧の電圧値Vdd1と等しくなる。 - 特許庁
To provide a CMOS active inductor capable of improving convergence in the potential of a source or a gate of a gyrator and performing temperature compensation of Q.例文帳に追加
ジャイレータのソースやゲートの電位の収束性を向上させ、かつ、Qの温度補償が可能なCMOSアクティブインダクタを提供する。 - 特許庁
The current-limiting circuit 21 limits the leakage current to the high potential power source VD from this capacitor C1 at its level shift time.例文帳に追加
電流制限回路21は、コンデンサC1のレベルシフト時に、そのコンデンサC1から高電位電源VDへの漏れ電流を制限する。 - 特許庁
An external power source potential ext.Vdd is reduced, and supplied directly to a sense amplifier operation voltage generating circuit 400.例文帳に追加
外部電源電位ext.Vddを低下させ、オーバドライブ方式のセンスアンプ動作電圧発生回路400に直接供給する。 - 特許庁
Voltage of the same potential is impressed on the source-drain regions 2 and the gate electrode 4, and a lower voltage is impressed on the substrate electrode 5.例文帳に追加
ソース・ドレイン領域2およびゲート電極2に同電位の電圧を印加し、基盤電極5には、それよりも低い電圧を印加する。 - 特許庁
In neither the contact hole for a source nor a source cell at its peripheral part, a body contact region to be at the substrate potential is provided, a body contact region 14 is provided outside the source cell, and another electrode 15 is extended from the source electrode.例文帳に追加
ソース用コンタクトホール内及びその周辺部であるソースセルの内部には基板電位をとるためのボディコンタクト領域が設けられずにソースセルの外部においてボディコンタクト領域14が設けられ、ボディコンタクト領域14から、ソース電極とは別の電極15が延設されている。 - 特許庁
This image forming device is made possible to eliminate the transfer cleaning power source by applying transfer cleaning bias from a charge bias power source transformer 114 outputting the charge DC potential, and making the charge DC power source and the transfer cleaning power source common, among power sources of the conventional image forming device.例文帳に追加
帯電直流電位出力する帯電バイアス電源用トランス114から転写クリーニング電位を供給することで、従来の画像形成装置の高圧電源のうち、帯電直流電源と転写クリーニング電源とを共通化し、転写クリーニング電源が省略できる。 - 特許庁
In a circuit for driving an inductive load by the on/off control of first and second switching transistors connected between a power source potential and a ground potential, a guard ring 17 for preventing influence to another element is provided on the same semiconductor substrate 11, and this guard ring is connected to the ground potential GND.例文帳に追加
電源電位とアース電位間に接続された第1、第2スイッチングトランジスタのオン・オフ制御により誘導性負荷を駆動する回路において、同一半導体基板11に他の素子への影響を防止するガードリング17を設けるとともに、このガードリングをアース電位GNDに接続する。 - 特許庁
When determining the potential Vm in the memory 114, the potential decision current Ia is recovered, so that a voltage drop due to substrate bias effects incurred in a source line 309a just corresponds to the potential decision current Ia, thereby reducing effects of substrate bias effects and preventing shading increase.例文帳に追加
記憶部114の電位Vmが確定する際には、電位確定用電流Iaに戻っているので、ソース線309aに生じる基板バイアス効果による電圧降下は、電位確定用電流Iaによる分だけであり基板バイアス効果の影響を低減しシェーディング増加を防止する。 - 特許庁
To provide an image forming apparatus for carrying out the control to set the best charging potential/exposure power by detecting the change of the characteristic of a latent image potential to an amount of exposure to an image carrier (photoreceptor) without deteriorating durability of a light source even when detection of residual potential is carried out.例文帳に追加
残留電位検知を行う場合にも、光源の耐久性を下げることなく、像担持体(感光体)の露光量に対する潜像電位の特性の変化を検知し、最適な帯電電位・露光パワーを設定する制御を行うことができる画像形成装置を提供する。 - 特許庁
The deflecting electromagnet further has a pair of potential adjusting electrodes 52, which are placed to sandwich the path of the ion beam 4, in the same directions as the magnetic poles 32a and 32b in the inter-pole space 34, and a potential adjusting power source 54 which applies a positive voltage V_1 to the potential adjusting electrodes 52.例文帳に追加
更に、磁極間空間34に、磁極32a、32bと同方向からイオンビーム4の経路を挟むように配置された一対の電位調整電極52と、この電位調整電極52に正の電圧V_1 を印加する直流の電位調整電源54とを備えている。 - 特許庁
On the other hand, the surface potential of the intermediate transfer belt 30 detected by the surface potential sensor 41 becomes lower than -2,600V, the image formation is interrupted, and an output voltage of a primary transfer power source DK is increased by 500V for every rotation of the intermediate transfer belt until the surface potential exceeds 0V.例文帳に追加
一方、表面電位センサ41が検知する中間転写ベルト30の表面電位が−2600Vを割り込むと、画像形成を中断して、表面電位が0Vを越えるまで、中間転写ベルトの1回転ごとに一次転写電圧DKの出力電圧を500Vずつ高める。 - 特許庁
Also, as the device is provided with a pre-charge circuit 60 pre-charging the pair of global IO lines GIOP, /GIOR to a ground potential at the time of standby state of reading, current consumption of an off-leak current in a read gate circuit 26 can be reduced more than that when a pre- charge potential is made a power source potential.例文帳に追加
また、読出待機状態においてグローバルIO線対GIOR,/GIORを接地電位にプリチャージするプリチャージ回路60を備えるので、プリチャージ電位を電源電位としたときよりもリードゲート回路26におけるオフリーク電流分の消費電流を低減することができる。 - 特許庁
A charging voltage of a charging device 2 and a developing bias voltage of a developing bias power source 11 are so set that when a latent image potential value of a test latent image and a developing current integral value are detected, the difference (potential difference) between the latent image potential value and developing bias voltage is varied in steps.例文帳に追加
テスト潜像の潜像電位値と現像電流積分値を検出する際に、潜像電位値と現像バイアス電圧の差(電位差)を段階的に変化させるように、帯電装置2の帯電電圧と現像バイアス電源11の現像バイアス電圧を設定する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|