「reset input」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

On the other hand, by the second execution after input of power supply (S1: No) random counter updating processing (S3) and each processing S4) are successively executed on and after, the added value counter updating processing is repeatedly executed for the remaining time to the next generation of reset interruption processing (S5).例文帳に追加

一方、電源投入後、２回目以降の実行であれば（Ｓ１：Ｎｏ）、乱数カウンタ更新処理（Ｓ３）、各処理（Ｓ４）の順に実行し、その後、次のリセット割込処理発生までの残余時間の間、加算値カウンタ更新処理を繰り返し実行する（Ｓ５）。 - 特許庁

When the external signal is reset, or the input voltage not less than a second setting value larger than the first one is detected, the control section 12 sets the switching element 4b to be a switching operation state or a short-circuited state for restarting discharging to the load 40.例文帳に追加

また、前記外部信号のリセット時または前記第１の設定値よりも大きい第２の設定値以上の入力電圧の検知時、制御部１２は、スイッチング素子４ｂをスイッチング動作状態または短絡とし、負荷４０への放電を再開する。 - 特許庁

The voltage comparison section 252 compares a pixel signal input per row control line 15 via the vertical signal line 19 with a reference voltage RAMP to generate a pulse signal having a magnitude in a time axis direction corresponding to each magnitude of a reset component or signal component.例文帳に追加

電圧比較部２５２は、行制御線１５ごとに垂直信号線１９を経由し入力される画素信号と参照電圧RAMPとを比較し、リセット成分や信号成分の各大きさに対応した時間軸方向に大きさを持つパルス信号を生成する。 - 特許庁

At power failure, an input/output part 33 in an information processor 30 controls power supply units 34, 35 to set/reset countermeasure against power failure, based on a power supply management table storing a power failure notification and control information from an uninterruptible power supply unit.例文帳に追加

停電時に情報処理装置３０の中の入出力部３３が無停電電源装置からの停電通知と制御情報の格納された電源管理テーブルを基に電源ユニット３４，３５を制御し、停電処理及び停電解除処理を行う。 - 特許庁

When a predetermined period elapses with a filter coefficient of a value for removing a desired wave as a noise set in an adaptive mode without any frequency change in a signal input to a receiving antenna, a reset operation of the filter coefficient is conducted for "after implementation".例文帳に追加

希望波をノイズとして除去する値のフィルタ係数が適応モードにおいて設定された状態で、受信アンテナに入力される信号に周波数変化がないまま、所定期間が経過した場合、＜実施後＞では、フィルタ係数のリセット動作が実施される。 - 特許庁

The heat dissipation arrangement includes a fan motor 31, a drive circuit 32 that is connected to the fan motor 31 to drive the fan motor 31, and a reset current control circuit 36 having an input terminal and an output terminal to be connected to the drive circuit 32.例文帳に追加

本発明の熱放散装置は、ファンモーター３１と、ファンモーター３１に接続され、ファンモーター３１を駆動する駆動回路３２と、および入力端子と出力端子を有し、前記駆動回路３２に接続されるリセット電流制御回路３６と、を含む。 - 特許庁

A semiconductor device comprises two latch circuits which latches respectively a complementary type output signals of an amplifier circuit and of which the number of gate arranged between an input and an output is one, and it is characterized by that a latch circuit is reset by an activation signal activating the amplifier circuit.例文帳に追加

半導体装置は、増幅回路の相補型出力信号をそれぞれがラッチする入出力間に介在するゲート数が１つである２つのラッチ回路を含み、増幅回路を活性化する活性化信号によりラッチ回路をリセットすることを特徴とする。 - 特許庁

According to the auto-clear function, set values associated with predetermined functions are reset to initial values when no input operation has been performed via the operating section 2012 over a predetermined time period, and the operating section 2012 is caused to display an operating screen associated with a predetermined function.例文帳に追加

オートクリア機能によれば、操作部２０１２を介した入力操作が所定期間に亘って実行されなかったときは、所定の機能の設定値をリセットして初期値にするとともに、所定の機能に関連する操作画面を操作部２０１２に表示させる。 - 特許庁

A controller 4 outputs a reset signal K to a dispersion equalization part 6 when intensity of an optical signal deviates from a predetermined range based on output of an optical detection circuit 7 which detects change of the intensity of the optical signal to be input in an ROSA (Receiver Optical Sub-Assembly) 5.例文帳に追加

コントローラ４は、ＲＯＳＡ５に入力される光信号の強度の変化を検知する光検知回路７の出力に基いて、光信号の強度が所定の範囲から外れた場合に、分散等化部６にリセット信号Ｋを出力する。 - 特許庁

A reset control section 22 of the wireless transmission and reception section 20 monitors an input state of the optical line 17 and resets each circuit of the wireless transmission and reception section 20 when the wireless transmission and reception section 20 confirms that the wireless base station 11 controls the output of the optical line 17.例文帳に追加

無線送受信部２０ではリセット制御部２２にて光回線１７の入力状態を監視し、無線基地局１１にて光回線１７の出力が制御されていることを確認すると、無線送受信部２０の各回路をリセットする。 - 特許庁

When the charging capacitor C0 is charged by the current source IS0 and reaches potential at which the inverter INV0 is turned on, the transistor P0 is inverted into an on-state, the input potential of the inverter INV0 makes sharp transit to a high level, and the power-on reset signal is outputted.例文帳に追加

電流源ＩＳ０により充電用コンデンサＣ０が充電され、インバータＩＮＶ０がオンする電位に達したら、トランジスタＰ０がオン状態に反転し、インバータＩＮＶ０の入力電位が急峻にハイレベルに遷移してパワーオンリセット信号が出力される。 - 特許庁

On the other hand, in the case where the main CPU 22a restarts, the indicating circuit I determines whether or not the start of the control is indicated from the input state of the unauthorized reset signal Re1 and the repeat signal Pa, the timing of starting the control is not decided univocally.例文帳に追加

一方、メインＣＰＵ２２ａが再起動する場合、指示回路Ｉは、不正リセット信号Ｒｅ１及び反復信号Ｐａの入力状態から制御の開始を指示することを判定しているので、該制御を開始するタイミングは一義的には決定しない。 - 特許庁

The voltage comparator 252 compares a pixel signal input via the vertical signal line 19 at each row control signal line 15 with a reference voltage RAMP, thereby generating a pulse signal having a length in time axis corresponding to the magnitude of a reset component and a signal component.例文帳に追加

電圧比較部２５２は、行制御線１５ごとに垂直信号線１９を経由し入力される画素信号と参照電圧RAMPとを比較し、リセット成分や信号成分の各大きさに対応した時間軸方向に大きさを持つパルス信号を生成する。 - 特許庁

After a reset level in the input signal of the solid-state image pickup element 1 receiving the prescribed operating level is clamped to the prescribed level Vref, the level is sampled and held by a sample-hold circuit consisting of the MOS TR4 and the capacitor C4 via the buffer circuit 12.例文帳に追加

所定の動作電位を与えられた固体撮像素子１の出力信号中のリセット電位は所定の電位Ｖｒｅｆにクランプされた後、バッファ回路１２を経て、ＭＯＳトランジスタＴＲ４と容量Ｃ４で構成されるサンプリングホールド回路でサンプルホールドされる。 - 特許庁

Thereafter, until the control data of the suction fan 27 is changed or reset by reception of a new parameter, input of power source, loading operation of the recording paper 11, and the like, sucking of the recording paper 11 is continued at the time of the paper feeding by the control data.例文帳に追加

そして、その後、吸引ファン２７の制御データが新たなパラメータの受信や、電源投入、記録紙１１の装填動作などによって変更あるいはリセットされるまでは、当該制御データによる紙送り時の記録紙１１の吸引を継続する。 - 特許庁

The size of each transistor configuring the current mirror circuits 12 and 14 is adjusted, and predetermined currents are set as the value of currents running when a voltage between the gate/source of the transistor 20 is equal to a threshold, and the reset potential of a photoelectric converting part is applied to the input of the transistor 20.例文帳に追加

カレントミラー回路１２、１４を構成する各トランジスタのサイズを調整し、所定の電流をトランジスタ２０のゲート−ソース間の電圧が閾値に等しいときに流れる値に設定し、トランジスタ２０の入力に光電変換部のリセット電位を印加する。 - 特許庁

Clock signals for generating the random number output from a clock signal output circuit provided in the random number circuit are frequency-divided in a frequency divider circuit provided in a monitoring circuit and then input to a reset IC with a watchdog, and when a timer value in a watchdog circuit reaches a final value and timeout comes, abnormality signals are turned to an on state, output and input to the microcomputer for game control.例文帳に追加

また、乱数回路が備えるクロック信号出力回路から出力される乱数生成用のクロック信号を、監視回路が備える分周回路にて分周した後にウォッチドッグ付リセットＩＣに入力し、ウォッチドッグ回路におけるタイマ値が最終値に達してタイムアウトすると、異常信号をオン状態として出力し、遊技制御用マイクロコンピュータに入力させる。 - 特許庁

The humidity detector circuit includes a selector IC1 which selects and outputs either the input PWM signal or the second PWM signal through the input reset signal, a translation circuit TR1 which uses the PWM signal selected by the selector IC1 to convert DC voltage into AC voltage, and the humidity sensor HS1 which outputs humidity detection signal when the AC voltage is applied.例文帳に追加

入力されたＰＷＭ信号と第２のＰＷＭ信号の何れかを入力されたリセット信号にて選択し出力するセレクタＩＣ１と、前記セレクタＩＣ１にて選択されたＰＷＭ信号により直流電圧を交流電圧に変換する変換回路ＴＲ１と、前記交流電圧が印加されると湿度検出信号を出力する湿度センサＨＳ１とを備える - 特許庁

The second writing operation includes setting the voltage signal input terminal E at a second potential, opening the switch Sw 2, and closing the switches Sw 5a and Sw 5b to pass current as a reset signal to the driving control element Tr, then opening the switch Sw 5b and thereafter setting the voltage signal input terminal E at the potential corresponding to the video signal.例文帳に追加

第２書き込み動作は、電圧信号入力端子Ｅを第２電位に設定するとともにスイッチＳｗ２を開き且つスイッチＳｗ５ａ及びＳｗ５ｂを閉じて、駆動制御素子Ｔｒにリセット信号としての電流を流し、次いで、スイッチＳｗ５ｂを開き、その後、電圧信号入力端子Ｅを映像信号に対応した電位に設定することを含む。 - 特許庁

Each of a plurality of signal output units 20 provided to a solid-state imaging element 1 has an input terminal electrode group 25 including a plurality of terminal electrodes 25a-25d that each input a reset signal Rst, a hold signal Hld, a horizontal start signal Sph, and a horizontal clock signal Ckh; and an output terminal electrode 26 for outputting an output signal Aout.例文帳に追加

固体撮像素子１が備える複数の信号出力部２０のそれぞれは、リセット信号Ｒｓｔ、ホールド信号Ｈｌｄ、水平スタート信号Ｓｐｈ、及び水平クロック信号Ｃｋｈのそれぞれを入力する端子電極２５ａ〜２５ｄを含む入力端子電極群２５と、出力信号Ａｏｕｔを提供する出力端子電極２６とを有する。 - 特許庁

The semiconductor device has a reference-voltage generating circuit 23 generating a correction reference voltage Vc, a first switch SW1 and a second switch SW2 constituting a changeover circuit changing over an input signal to the amplifier 21 into an analog signal AIN and the correction reference voltage Vc and an internal reset generating section 24a.例文帳に追加

補正基準電圧Ｖｃを生成する基準電圧生成回路２３と、アンプ２１の入力信号をアナログ信号ＡＩＮと補正基準電圧Ｖｃとに切り替える切替回路を構成する第１スイッチＳＷ１、第２スイッチＳＷ２、内部リセット生成部２４ａとを備える。 - 特許庁

A power-on reset circuit (8E) inputs the power supply voltage detection signal, indicates initial setting operation of the internal circuit at prescribed timing, and makes the external input and output buffer circuit (8F) change to the operable state from high impedance state responding to the end of initial setting operation of the internal circuit.例文帳に追加

パワーオンリセット回路（８Ｅ）は、前記電源電圧検出信号を入力し、所定のタイミングで前記内部回路の初期設定動作を指示し、前記内部回路の初期設定動作の完了に応答して、外部入出力バッファ回路（８Ｆ）を高インピーダンス状態から動作可能な状態にする。 - 特許庁

When an SPF signal at an H level is outputted from a feeding detection switch 34 at the time of resetting the microcomputer 21, a time constant generation circuit 52 is actuated to input a long time constant film set signal (FS signal) being a time constant longer than the reset time of the microcomputer 21 in the microcomputer 21.例文帳に追加

時定数発生回路５２は、マイクロコンピュータ２１のリセット時に、給送検出スイッチ３４からＨレベルのＳＰＦ信号が出力されている時に作動し、マイクロコンピュータ２１のリセット時間よりも長い時定数の長時定数フイルムセット信号（ＦＳ信号）をマイクロコンピュータ２１に入力する。 - 特許庁

The input selecting circuit 310 includes timing control circuits 310-0 to 310-7 allocated to each of the signal paths La0-La7, and the timing control circuits include SR latch circuits 311 that are set by the internal command and are reset in response to deactivation of a corresponding count value.例文帳に追加

入力選択回路３１０は、信号経路Ｌａ０〜Ｌａ７にそれぞれ割り当てられたタイミング制御回路３１０−０〜３１０−７を有し、これらは内部コマンドによってセットされ、対応するカウント値の非活性化に応答してリセットされるＳＲ型ラッチ回路３１１を含んでいる。 - 特許庁

The clock signal generating portions count the clock of an internal self-propelled clock source 1-4, and input the low-level signal to reset terminals of flip-flop circuits 1-12 and 1-22 in a timing less than one cycle of the slave synchronization clock signal to make them forcibly output the low-level signal.例文帳に追加

クロック信号生成部は、内部自走クロック源１−４のクロックをカウントして従属同期クロック信号の１周期未満のタイミングでローレベル信号をフリップフロップ回路１−１２，１−２２のリセット端子に入力して強制的にローレベル信号を出力させる。 - 特許庁

Consequently, the reset signal can be securely output at the point of time when the hold capacitor C is charged until the hold voltage reaches a value much closer to the peak value of the voltage level of the inversion signal of the input signal Vin than the hold voltage during first charging of the hold capacitor C.例文帳に追加

これにより、ホールドコンデンサＣの１回目のチャージ時点におけるホールド電圧に比べてはるかに、入力信号Ｖｉｎの反転信号の電圧レベルのピーク値に近い値にホールド電圧が達するまで、ホールドコンデンサＣをチャージさせた時点で、リセット信号を確実に出力することができる。 - 特許庁

In this switched capacitor circuit which has a first period when the sampling operation of input voltage is performed and a second period when the hold operation of output voltage is performed and alternately switches the two periods by a switching means, a reset operation is performed during a transitional period between the first and second periods.例文帳に追加

入力電圧のサンプリング動作を行う第１の期間と出力電圧のホールド動作を行う第２の期間を有し２つの期間をスイッチ手段により交互に切り換えるスイッチトキャパシタ回路において、第１及び第２の期間の間の遷移期間にリセット動作を行う。 - 特許庁

An average potential of the sample capacitors CSS1, CSN1 is read in a non-destructive state via operational amplifiers 21, 22, a signal line 33, an operational amplifier 34 and a switch ϕ7 are inputted to an input terminal of an operational amplifier 41, and this operational amplifier 41 is reset.例文帳に追加

このサンプル容量ＣＳＳ１，ＣＳＮ１の平均電位を、演算増幅器２１，２２、信号線３３、演算増幅器３４およびスイッチφ７を介して非破壊状態で読み出して、演算増幅器４１の入力端子に入力して、この演算増幅器４１をリセットする。 - 特許庁

A second edge detection circuit 3 starts counting when the first edge detection circuit 2 detects the change point and outputs a reset signal 105 when it counts the number (m) of the change points of a clock signal 103 whose frequency is n-times as much as the input signal 101, which is previously set.例文帳に追加

第２のエッジ検出回路３は、第１のエッジ検出回路２が変化点を検出した時点から計数動作をはじめ、入力信号１０１のｎ倍の周波数のクロック信号１０３の変化点を予め設定された数ｍだけ計数したときリセット信号１０５を出力する。 - 特許庁

The power-on reset circuit having a capacity and a current source disposed between a power terminal and a ground terminal, and an inverter having an input terminal connected to a connection point between the capacity and the current source includes a discharge circuit for discharging a capacity when a supply voltage rise is detected.例文帳に追加

電源端子と接地端子との間に設けられる容量及び電流源と、容量と電流源の接続点を入力端子に接続するインバータと、を備えたパワーオンリセット回路に、電源電圧の立ち上がりを検出すると、容量をディスチャージするディスチャージ回路を設けた。 - 特許庁

In the photosensor 5, a status detector 9 of the photosensor 5 which detects whether the photosensor 5 is facing a slit 6 when a transfer instruction of the case 4 is input, is set up, and this status detector 9 is connected to a reset action instruction section 10 of the motor 3.例文帳に追加

フォトセンサ５には、ケース４の移動指令が入力された場合に、フォトセンサ５がスリット６に対向しているか否かを検出するフォトセンサ５の状態検出部９が設けられ、この状態検出部９は、モータ３のリセット動作指示部１０に接続されている。 - 特許庁

Also, when a signal S2 transmitted through an invertor 57 from a CPU 6 and a signal S3 being the depression signal of a switch 58 and the output signal of the AND circuit 56 according to the input of a power source reset signal are inputted to the F/F circuit 52, the inhibited state is released.例文帳に追加

また、ＣＰＵ６からインバータ５７を経由した信号Ｓ２、スイッチ５８の押下信号である信号Ｓ３及び電源リセット信号の入力によるＡＮＤ回路５６の出力信号がＦ／Ｆ回路５２に入力されることによって禁止状態が解除される。 - 特許庁

To obtain a differential amplifier which is a system configuration that does not need an external reset signal by using an average value detection system and keeps the offset cancel amount of a differential input signal constant regardless of presence of the same code continuation and mark rate variation, and to provide an optical receiver.例文帳に追加

平均値検出方式を用いることによって外部リセット信号を不要なシステム構成とし、かつ、同符号連続やマーク率変動があっても差動入力信号のオフセットキャンセル量を一定に保つことが可能な差動増幅器および光受信器を得る。 - 特許庁

The image forming apparatus includes a reset performing unit configured to selectively set the resetting items for returning set data to an initial value upon resetting, then, returning the set data to the initial value with respect to only the resetting items selectively set with an input operation of a resetting command, and perform the resetting operation.例文帳に追加

リセットを行う際に設定データを初期値に戻すリセット項目を選択設定可能とし、リセットコマンドの入力により前記選択設定されたリセット項目についてのみ当該設定データを前記初期値に戻して前記リセットを実行するリセット実行部を備えることにより解決した。 - 特許庁

An evaluation circuit 16 repeats processing that its output is reset, that the difference of the output voltages Vo of a replica circuit 11R between after time t1 passes and after time t2 passes after performing step input of voltage Vi to the replica circuit 11R is calculated prescribed times and that these differences are accumulatively added.例文帳に追加

評価回路１６では、その出力をリセットし、レプリカ回路１１Ｒに電圧Ｖｉをステップ入力してから時間ｔ１経過した後と時間ｔ２経過した後のレプリカ回路１１Ｒの出力電圧Ｖｏの差を所定回数求め、該差を累積加算する、という処理を繰り返す。 - 特許庁

When a voltage value exceeds a reference voltage value at a position where the output signal is outputted, a monitor circuit outputs a monitor signal and when the monitor signal is outputted without inputting an input signal, a reset circuit causes the output signal generating circuit to stop generating an output signal.例文帳に追加

モニタ回路は、出力信号が出力されている位置での電圧値が基準電圧値を超えるとモニタ信号を出力し、リセット回路は、入力信号が入力されていない状態でモニタ信号が出力されると出力信号生成回路に出力信号の生成を停止させる。 - 特許庁

To secure necessary output characteristic without setting a new program nor new terminal required for executing the program by sending the output signal received from an output buffer to a data input terminal, using a reset signal as a latch fetching signal and switching the output characteristic according to the output signal sent from a latch circuit.例文帳に追加

半導体集積回路の出力バッファ制御回路において、出力バッファから出力される出力信号の出力インピーダンスを制御することによって、いろいろな外部入力条件に最適な出力インピーダンスで出力することができる。 - 特許庁

The insulation diagnostic apparatus which diagnoses the insulation deterioration of a nongrounded power distribution system is provided with a processing part to which a zero-phase voltage and a line-to-line voltage are input, which has a PEAK-HOLD processing part, a PEAK-HOLD reset processing part and a phase-region detection processing part and which calculates the intermittent arcing ground.例文帳に追加

非接地系配電系統の絶縁劣化を診断する絶縁診断装置において、零相電圧と線間電圧を入力とし、PEAK−HOLD処理部と、PEAK−HOLDリセット処理部と、位相領域検出処理部を有し、かつ間欠孤光地絡を算出する演算処理部を備える。 - 特許庁

The game control means mounted on a main board executes a security check program and a software delay processing in response to the input of a reset signal, transmits a putout start command to a putout control board, and confirms a detection signal of a clear switch for clearing the contents of backup RAM.例文帳に追加

主基板に搭載されている遊技制御手段は、リセット信号の入力に応じて、セキュリティチェックプログラムおよびソフトウェア遅延処理を実行したら、払出制御基板に対して払出起動コマンドを送信した後、バックアップＲＡＭの内容をクリアするためのクリアスイッチの検出信号を確認する。 - 特許庁

The switching converter includes a main switching element Q2 connected with the primary winding 100a of a transformer 100 and controlling application of input voltage, and a switching element Q1 for active clamp which performs switching operation alternately with the main switching element Q2 and clamps the reset voltage of the transformer 100.例文帳に追加

スイッチングコンバータは、トランス１００の一次側巻線１００ａに接続されて入力電圧の印加を制御するメインスイッチング素子Ｑ２と、このメインスイッチング素子Ｑ２と交互に開閉動作してトランス１００のリセット電圧をクランプするアクティブクランプ用スイッチング素子Ｑ１とを備える。 - 特許庁

The throttle controlling unit 100 resets an added integration value to zero when the target throttle opening input from the engine control unit 10 is not agreed with a default opening of the default mechanism, and performs feedback control by integrating the integrated value computed thereafter to the reset value.例文帳に追加

ここで、スロットル制御ユニット１００は、エンジン制御ユニット１０から入力する目標スロットル開度が、デフォルト機構のデフォルト開度θ０を跨ぐ場合は、加算されている積分値を０にセットし、この値にそれ以降演算された積分値を積算してフィードバック制御を行う。 - 特許庁

A reset circuit 120 is provided between a voltage detection circuit 110 and a reactive power control circuit 130 and arranged such that the long period component is removed from a system voltage detected by the voltage detection circuit 110 to produce a deviation input to the reactive power control circuit 130.例文帳に追加

電圧検出回路１１０と無効電力制御回路１３０との間にリセット回路１２０を設け、電圧検出回路１１０によって検出された系統電圧から長周期成分を除去して無効電力制御回路１３０の偏差入力とするよう構成する。 - 特許庁

The control means 241 requests the image processing means 242 in response to power-ON for acquisition of the identification information to be input to the image processing means 242, determines whether or not the identification information acquired from the image processing means 242 matches identification information registered in advance, if so, is launched at the time of power supply, and transmits a signal for releasing a reset state to the sensor substrate 220 in the reset state.例文帳に追加

制御手段２４１は、電源ＯＮに応答して、画像処理手段２４２に対し当該画像処理手段２４２へ入力される識別情報の取得を要求し、画像処理手段２４２から取得した識別情報と予め登録された識別情報とが同じであるか否かを判定し、同じである場合に、電源供給に伴い起動し、リセット状態にあるセンサ基板２２０へリセットを解除するための信号を送信する。 - 特許庁

An information processor comprises interruption issuing means for issuing a first interruption according to the input for an instruction of memory dump collection, reset process start means for issuing a second interruption to execute a program, which is arranged at an address indicated by a reset vector, according to the first interruption, and memory dump recording means for recording the memory dump in storage means in the process of the execution by the program, according to the second interruption.例文帳に追加

情報処理装置は、メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手段と、前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手段と、前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手段とを有する。 - 特許庁

To provide a duty ratio correction circuit, capable of correcting duty ratio using an activated edge in an input external clock signal, and to provide a flip-flop capable of performing synchronization operation, by precharging own output node by own source voltage that responds to a clock signal and a reset signal.例文帳に追加

入力される外部クロック信号の活性化エッジを用いてデューティ比を補正することができるデューティ比補正回路を提供し、また、クロック信号及びリセット信号に応答して自体の電源電圧が自体の出力ノードをプリチャージすることにより、同期化動作を行うことができるフリップフロップを提供すること。 - 特許庁