「reset input」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The soft start reset circuit 130 comprises a comparator 131 installed in parallel with input of the error amplifier 110, an off-set voltage 132 giving an off-set to input of the comparator 131 and an NPN transistor 133 which is turned on and off according to the comparison results of the comparator 131 and is turned on at the time of the short circuit to discharge a capacitor C.例文帳に追加

ソフトスタートリセット回路１３０は、エラーアンプ１１０の入力に平行して設置されるコンパレータ１３１と、コンパレータ１３１の入力にオフセットを与えるオフセット電圧１３２と、コンパレータ１３１の比較結果に従ってオンオフし、出力ショート時にオンしてコンデンサＣをディスチャージするＮＰＮトランジスタ１３３とを備える。 - 特許庁

Reset signals to be input to the nonvolatile memory are sent by gathering them for each one bit, each one word and each number of optionally predetermined bits, and periodically sent them as one unit, and even though the storage information of the nonvolatile memory is changed due to the momentary break, α rays, etc., the normal operation is recovered without input signals from the outside.例文帳に追加

不揮発性メモリーに入力するリセットを１ビット毎、１ワード毎、任意の所定のビット数毎にまとめて送り、それを一単位として周期的に送り、瞬断、α線等によって不揮発性メモリーの記憶情報が変化しても、外部からの入力信号なしに正常動作に復帰する。 - 特許庁

To provide a compound function integrated circuit wherein the input voltage of a load circuit does not exceed the maximum rated voltage even when reset signals are inputted to the load circuit of the compound function integrated circuit when an input voltage to the compound function integrated circuit is interrupted or when the compound function integrated circuit is abnormal.例文帳に追加

複合機能集積回路への入力電圧の遮断時、または複合機能集積回路の異常時に、複合機能集積回路の負荷回路にリセット信号が入力されても、上記負荷回路の入力電圧が最大定格電圧を超えない複合機能集積回路を提供することを目的とする。 - 特許庁

A regulator 100 comprises a soft start circuit 120 which gradually increases a reference voltage input to an error amplifier 110 from 0 V to a reference voltage and a soft start reset circuit 130 which monitors input of the error amplifier 110 and restarts again the soft start circuit 120 at the time of the short circuit of an output terminal Vo.例文帳に追加

レギュレータ１００は、エラーアンプ１１０に入力される基準電圧を、０Ｖから基準電圧まで徐々に立ち上げるソフトスタート回路１２０と、エラーアンプ１１０の入力を監視し、出力端子Ｖｏの出力ショート時、ソフトスタート回路１２０を再度、ソフトスタートさせるソフトスタートリセット回路１３０とを備える。 - 特許庁

The semiconductor storage device 10 includes a power supply terminal VT, a reset terminal RT, a clock terminal CT, a data terminal DT, a grounding terminal GT, a detection signal input terminal CIT, a detection signal output terminal COT, and an internal circuit 20.例文帳に追加

半導体記憶装置１０は、電源端子ＶＴ、リセット端子ＲＴ、クロック端子ＣＴ、データ端子ＤＴ、接地端子ＧＴ、検出信号入力端子ＣＩＴ、検出信号出力端子ＣＯＴ、内部回路２０を備えている。 - 特許庁

When the equipment ID for a 2nd host computer or subsequent thereof competes with the equipment ID of another equipment connectable to a SCSI, a reset signal (RST) is inputted to an SCSI control bus input of the other equipment which compete with the host computer.例文帳に追加

２台目以降のホストコンピュータの機器ＩＤとＳＣＳＩに接続できるその他の機器の機器ＩＤとが競合した場合、競合しているその他の機器のＳＣＳＩ制御バス入力にリセット信号（ＲＳＴ）を入力する。 - 特許庁

To provide a charge amplifier that makes a signal independent of leakage current by utilizing two analog switches, another analog switch, and a reset circuit for discharging a charge signal in preventing an inflow to an input terminal of an operational amplifier.例文帳に追加

アナログスイッチとアナログスイッチ及びアナログスイッチと電荷信号を放電させるリセット回路とを備えることでオペアンプの入力端には流れこまないようにした、漏れ電流が信号に影響を与えないようにしたチャージアンプを提供する。 - 特許庁

When the input voltage VIN drops by a certain value or over, a reset circuit 44 resets a node n11 to a grounding potential, in case that a clock CLK1 changes from H level to L level, thereby preventing a NMOS transistor 21 from being turned on.例文帳に追加

入力電圧ＶＩＮが一定値以下に低下すると、クロックＣＬＫ１がＨレベルからＬレベルに変化した場合に、リセット回路４４は、ノードｎ１１を接地電位にリセットし、ＮＭＯＳトランジスタ２１がＯＮになることを防ぐ。 - 特許庁

Since a capacitor 12 is charged by a voltage (-Vc) during an off-period of switching elements 6, 7, a reset voltage Vr generated across a primary winding 10a is expressed by formula Vr=Vi+Vc, and becomes an input voltage Vi or more.例文帳に追加

スイッチング素子６，７のオフ期間では、コンデンサ12は電圧（−Ｖｃ）が充電されるため、一次巻線10ａの両端に発生するリセット電圧ＶｒがＶｒ＝Ｖｉ＋Ｖｃとなり、入力電圧Ｖｉ以上にすることができる。 - 特許庁

To provide an LED lighting device which is arranged such that the output current does not exceed the pulse current of an LED when at least either of an input power supply and a load is reset from small variation, and to provide a luminaire equipped with the LED lighting device.例文帳に追加

入力電源および負荷の少なくとも一方の微小変動の復帰時に出力電流がＬＥＤのパルス電流を超えないようにしたＬＥＤ点灯装置およびこれを備えた照明器具を提供する。 - 特許庁

A CPU chip set control IO 12 issues instructions to a CPU in a CPU chip set 11 to execute hardware reset processing, and starts timer operation of WDT 14 when power is turned on or when a rest signal is input from the WDT 14.例文帳に追加

CPUチップセット制御IO１２が、電源が投入されたタイミング又はWDT１４からリセット信号が入力されたタイミングで、CPUチップセット１１内のCPUにハードウェアリセット処理の実行を指示すると共にWDT１４の計時動作を開始させる。 - 特許庁

The second control means 14 connected to a terminal device, which is used for observing the measurement data stored in the storage means 13 by actuation of a browser, via a network resets a Web server function by input of a reset signal from the outside.例文帳に追加

第２制御手段１４は、記憶手段１３に記憶された計測データをブラウザの起動により閲覧するための端末装置とネットワーク接続され、外部からのリセット信号の入力によりＷｅｂサーバー機能をリセットする。 - 特許庁

Even though this data processor sets an RF mode to default in accordance with the input start of driving power, the data processor switches and sets a terminal mode when both a clock signal and a reset signal are inputted to prescribed connection terminals 101 and 102 by cable.例文帳に追加

駆動電力の入力開始に対応してＲＦモードをデフォルト設定するが、所定の接続端子１０１，１０２にクロック信号とリセット信号との両方が有線入力されると端子モードを切換設定する。 - 特許庁

To provide a power supply circuit, capable of outputting a reset signal in cooperation with an operation for disconnecting a power source, while being constituted so that it is less likely to be affected by the variance in the power supply voltage, in a power source input terminal.例文帳に追加

電源入力端子における電源電圧の変動の影響を受けにくい構成としつつ、電源遮断時における動作と協調してリセット信号を出力することができる電源回路を提供する。 - 特許庁

Then, a reset signal for resetting actions of a constant current control circuit driving a first transistor which supplies current to the LED with an input enable-signal is generated by the protection circuit on the basis of detected results.例文帳に追加

そして、その検出の結果に基づいて、保護回路により、入力されたイネーブル信号によりＬＥＤに電流を供給する第１のトランジスタを駆動する定電流制御回路の動作をリセットするリセット信号を生成する。 - 特許庁

A clamp means 102 clamps an input signal in a form of being superimposed on a fluctuating DC component at no signal to reset an integrator 106, and a sample-hold means 107 holds the output voltage of an adder 105 as a reference value.例文帳に追加

変動する直流成分に重畳した形の入力信号に対し、無信号時の入力信号をクランプ手段102でクランプし、積算器106をリセットし、加算器105の出力電圧を基準値としてサンプルホールド手段107に保持する。 - 特許庁

The first control section 6 limits the operating frequency of the inverter section 2 if the end-to-end voltage detected by the first detection section 5 is a predetermined value or higher or if the reset signal is input from the second control section 7.例文帳に追加

第１の制御部６は、第１の検出部５により検出された両端電圧が所定値以上である場合、又は、第２の制御部７からのリセット信号を入力した場合には、インバータ部２の動作周波数を制限する。 - 特許庁

When the CPU in action is reset, the initial value of a timer variable TIME is set at nn, and the lottery process will not be executed regardless of the switch input until the timer variable is zero by nn times of timer interruption.例文帳に追加

動作中のＣＰＵがリセットされた場合には、タイマ変数ＴＩＭＥの初期値をｎｎに設定して、ｎｎ回のタイマ割込みによってタイマ変数がゼロになるまでスイッチ入力に係わらず抽選処理を実行しない。 - 特許庁

After the control section 140 pre-charges the input terminal 9a and the main bit line MBL to voltage Vdd and resets the sub-bit line SBL to ground voltage Vss, controls the pre-charge section 120a, the reset section 130, and the selecting gate 4a.例文帳に追加

制御部１４０は、入力端９ａとメインビット線ＭＢＬとを電圧Ｖ_ddにプリチャージし、サブビット線ＳＢＬをグランド電圧Ｖ_ssにリセットした後に、プリチャージ部１２０ａとリセット部１３０ａと選択ゲート４ａとを制御する。 - 特許庁

The output of a gyro 11 is subjected to correction in reset by a first corrector 41 so that the output is located in the input center of an AD converter 12, and the correction residual error of the first corrector 41 is corrected by a second corrector 42.例文帳に追加

ジャイロ１１の出力を第１補正器４１でリセット時の補正を行ってその出力がＡＤ変換器１２の入力中心に位置するようにされ、第１補正器４１の補正残差が第２補正器４２で補正される。 - 特許庁

A surge voltage generated, when the switching elements are cut off, is OR-coupled by a diode 116 and input in a temporary memory circuit 125; this in then read by the CPU 110a with the pulse edge of P1 or P2, memorized and reset.例文帳に追加

上記開閉素子の遮断時に発生するサージ電圧はダイオード１１６で論理和結合されて一時記憶回路１２５に入力され、ＣＰＵ１１０ａはその後Ｐ１またはＰ２のパルスエッジでこれを読出し、記憶、リセットする。 - 特許庁

When input is not by the first dial key 38 and the clocking time of the timer 19 does not pass time T2 being a second prescribed value, the timer 19 is reset and clocking is started again (S15:NO, S19:NO and S17).例文帳に追加

また、最初のダイヤルキー３８の入力でなく、且つタイマ１９の計時時間が第２所定値である時間Ｔ２を経過していない場合は、タイマ１９をリセットして計時を再度、開始する（Ｓ１５：ＮＯ、Ｓ１９：ＮＯ、Ｓ１７）。 - 特許庁

The compound function integrated circuit switches the High and Low of the reset signals for resetting the load circuit after the lapse of the stipulated time after the supply of the input voltage to the load circuit of the compound function integrated circuit is stopped.例文帳に追加

複合機能集積回路の負荷回路への入力電圧の供給を停止してから規定の時間経過後に、上記負荷回路をリセットするリセット信号のＨｉｇｈ、Ｌｏｗを切り替える複合機能集積回路である。 - 特許庁

As a pre-treatment process before an electrostatic latent image formation process on a photoreceptor drum, a flag CL is set in the case of incorporating a cleaning process according to the input operation of a control panel by a user, and the flag CL is reset in the case of not incorporating it (72, 74, 76).例文帳に追加

感光体ドラムへの静電潜像形成処理前の前処理工程として、ユーザによる操作パネルの操作入力に応じて、クリーニング工程を、組み込む場合にはフラグＣＬをセットし、組み込まない場合にはフラグＣＬをリセットする（72,74,76）。 - 特許庁

The image processing device, when detecting the occurrence of abnormality in the processing of the image to be output or the processing of an input image (S1), registers a trouble reset job as a job for initializing the image control ASIC in the image processing device (S2).例文帳に追加

画像処理装置は、出力する画像の処理または入力された画像の処理に異常が起きていることを検知した場合に（Ｓ１）、画像制御ＡＳＩＣを初期化するジョブであるトラブルリセットジョブを画像処理装置に登録する（Ｓ２）。 - 特許庁

The discharge lamp lighting device is arranged so that at least one out of the light control-protection prohibition circuit (light-control switching-inhibition circuit 12) and input voltage detection-reset circuit (diode D5) and a pre-heating circuit 22 are controlled by one switching element (a comparator 17).例文帳に追加

放電灯点灯装置は、調光・保護禁止回路（調光切換禁止回路１２）と入力電圧検出・リセット回路（ダイオードＤ５）の少なくとも一つと予熱回路２２とを１つのスイッチング素子（コンパレータ１７）で制御するようになっている。 - 特許庁

After setting the synchronous revolution Ntag, when a difference between the rotation frequency Nin of the input shaft and the synchronous revolution Ntag is a threshold N1 or more, the synchronous revolution Ntag is reset based on the difference of the revolution (S130 to S170).例文帳に追加

こうした同期回転数Ｎｔａｇの設定後、インプットシャフトの回転数Ｎｉｎと同期回転数Ｎｔａｇとの回転数差が閾値Ｎ１以上のときには、回転数差に基づいて同期回転数Ｎｔａｇを再設定する（Ｓ１３０〜Ｓ１７０）。 - 特許庁

A switch SW11p is formed to one area A31 of a differential amplifier AMP1 to reset a noninverting input terminal T1p of the differential amplifier AMP1 and a switch SW12p is formed to the other area A32.例文帳に追加

差動増幅器ＡＭＰ１の非反転入力端子Ｔ１ｐをリセットするために、差動増幅器ＡＭＰ１の一方側の領域Ａ３１にスイッチＳＷ１１ｐが形成され、他方側の領域Ａ３２にスイッチＳＷ１２ｐが形成されている。 - 特許庁

In an IC examination, a probe needle is brought into contact with the first and second pads 32 and 34 and according to the input/output load or the like of a tester connected to the first pad terminal 32, the pulse width of the reset signal 12 is set wider than that of ordinary use.例文帳に追加

ＩＣ検査時には、第１，第２パッド３２，３４にプローブ針がコンタクトされ、第１のパッド端子３２に接続されるテスタの入出力負荷等に従って、リセット信号１２のパルス幅が、通常使用時よりも広く設定される。 - 特許庁

The trigger signal VCO_delay is being input to a trigger terminal T of a flip-flop 11_1, the frequency dividing signal VCO_div2 being output from the flip-flop 11_1 is shifted from 'H' level to 'L' level, and the flip-flop 11_1 is brought into a reset state.例文帳に追加

トリガ信号ＶＣＯ＿ｄｅｌａｙはフリップフロップ１１＿１のトリガ端子Ｔに入力されており、フリップフロップ１１＿１から出力されている分周信号ＶＣＯ＿ｄｉｖ２を‘Ｈ’レベルから‘Ｌ’レベルに遷移して、フリップフロップ１１＿１をリセット状態にする。 - 特許庁

The amplifier 1 generates a differential signal between the reset level and signal level by connecting one terminal of the capacitor C1 and one terminal of the capacitor C2 to each differential input while connecting the other terminals of the capacitors C1 and C2 with each other.例文帳に追加

キャパシタＣ１の一方の端子およびキャパシタＣ２の一方の端子を各差動入力に接続すると共にキャパシタＣ１,Ｃ２の他方の端子同士をお互いに接続することにより、アンプ１は、リセットレベルと信号レベルとの差分信号を生成する。 - 特許庁

An edge time measuring counter 103 inputs a crank signal of a pulse string for every prescribed angle interval corresponding to rotation of a crankshaft of an engine, performs a count operation, measures a pulse interval and is reset by a pulse input of the crank signal.例文帳に追加

エッジ時間計測カウンタ１０３は、エンジンのクランク軸の回転に対応した所定角度間隔毎のパルス列のクランク信号を入力してカウント動作してパルス間隔を計測するとともに、クランク信号のパルス入力にてリセットされる。 - 特許庁

In the control data capture control circuit, a control data capture enable signal cd-en is set to a level H while an input load signal LD is at the level H, the content of a counter to count the number of clocks of a clock signal CK is reset.例文帳に追加

制御データ取り込み制御回路において、入力されるロード信号LDがレベルHである期間に、制御データ取り込み許可信号cd-enはレベルHに設定されるとともに、クロック信号CKのクロック数を計数するカウンタの内容がリセットされる。 - 特許庁

To perform charge transfer of pixels in a first row of a pixel arrangement in parallel with reset of pixels in a second row thereof even when performing control to bring the pixels into a selected state or a non-selected state in accordance of a potential at an input part of an amplification section.例文帳に追加

増幅部の入力部の電位により画素を選択状態又は非選択状態にするように制御する場合でも、画素配列の第１の行の画素の電荷転送動作と第２の行の画素のリセット動作とを並行して行う。 - 特許庁

This semiconductor memory is provided with a memory part for storing data and a memory controller for controlling access to the memory part, and the memory controller is provided with a function for outputting a dummy ID to the outside when an ID read request is input from the outside during a power-on reset period.例文帳に追加

データを記憶するメモリ部と、メモリ部に対するアクセスを制御するメモリコントローラとを有し、メモリコントローラは、パワーオンリセット期間中に外部からＩＤ読み出し要求が入力されたら、ダミーＩＤを外部に出力する機能を有する。 - 特許庁

When the selection switch is operated (YES of S1), invalidation processing for the operation of the operation lever is released (S6), the timer is reset (S7), and an operation selected by the operation of the selection switch is executed in resonse to a control input of the operation lever (S8).例文帳に追加

一方、選択スイッチの操作があれば（Ｓ１のＹＥＳ）、操作レバーの操作の無効化処理が解除され（Ｓ６）、タイマがリセットされ（Ｓ７）、選択スイッチの操作により選択された動作を、操作レバーの操作量に応じて実行される（Ｓ８）。 - 特許庁

In this invention, when the target EGR valve opening is equivalent to full opening, and the deviation is positive, the input of P control is set to a constant, and the output of I control is reset, whereby the target EGR valve opening is held at the equivalence of full opening.例文帳に追加

本発明では、目標ＥＧＲ弁開度が全開相当となりかつ偏差が正であるときに、Ｐ制御の入力を定数とし、かつＩ制御の出力をリセットすることで、目標ＥＧＲ弁開度を全開相当に保持する。 - 特許庁

With a write mode of a write control signal output from a master board 1 validated, with input in a write mode of a CPU 3 with a ROM built therein, validating the write mode makes the timer IC 6 output a reset pulse of a specific period.例文帳に追加

マスタ基板１から出力される書込み制御信号の書込みモードを有効状態にしてＲＯＭ内蔵ＣＰＵ３の書込みモードに入力するとともに書込みモード有効によりタイマＩＣ６は特定時間のリセットパルスを出力する。 - 特許庁

After a deep standby mode is canceled and a plurality of internal power sources are turned "ON", the signals of a "High" level which are "enable" signals are inputted from the register 7 to the 2-input NOR circuit NOR1, and the command of the external reset signals is invalidated.例文帳に追加

ディープスタンバイモードが解除され、複数の内部電源が“ＯＮ”したあと、レジスタ７から“ｅｂａｂｌｅ”信号である“Ｈｉｇｈ”レベルの信号が２入力ＮＯＲ回路ＮＯＲ１に入力され、外部リセット信号の指令は無効にされる。 - 特許庁

To provide a computer capable of providing a smooth response to a user by a communication request from network equipment or the user's input operation and being automatically reset to a set time in the presence of an automatic execution program to save the power without impairing server function.例文帳に追加

ネットワーク機器からの通信要求やユーザの入力操作にて、ユーザにスムーズな応答を提供し、自動実行プログラムがある場合には設定時間に自動復帰してサーバ機能を損なわず、省電力を計れるコンピュータを提供する。 - 特許庁

To provide a burst mode optical receiver capable of determining an input signal to generate an initiating reset signal in a period between packet intervals, and receiving burst mode data which are different in amplitude and phase on a packet basis and restoring the burst mode data accurately and rapidly.例文帳に追加

入力信号を判別してパケット間ピリオドで、初期化するリセット信号を発生し、振幅と位相が各パケット毎に相互に異なるバーストモードデータを受信して正確で迅速に復元できるバーストモード光受信機を提供する。 - 特許庁

A flash ROM 161 incorporated in a power source control microcomputer (PMC) 16 is divided into a data block to be rewritten and a boot block not to be rewritten, and when power supply to this system or the reset of this system is operated, a key input detection program stored in the boot block is executed so that the presence or absence of prescribed key input can be detected.例文帳に追加

電源制御マイコン（ＰＭＣ）１６に内蔵されるフラッシュＲＯＭ１６１は、書き換えの対象となるデータブロックと書き換えの対象とならないブートブロックとに分割され、システムの電源投入またはリセットが行なわれると、ブートブロックに格納されたキー入力検出プログラムが実行されて所定のキー入力の有無が検出される。 - 特許庁

The control processing means 4 performs output terminal control over the slave processor 2 on the basis of the signal of the serial transmitting/receiving means 3 to initialize the inside according to the input state of a reset input terminal and controls an output signal to the outside via an output signal processing means 5 on the basis of the signal of the serial transmitting/receiving means 3.例文帳に追加

制御処理手段４は、シリアル送受信手段３の信号に基づきスレーブ処理装置２の出力端子制御をつかさどり、リセット入力端子の入力状態により内部を初期化し、シリアル送受信手段３の信号に基づき出力信号処理手段５を介して外部への出力信号を制御する。 - 特許庁

A multi-interface memory card operation method comprises: a step for detecting a voltage level input from a host and generating voltage level information; a step for analyzing the voltage level information in response to a reset signal input from the host; and a step for enabling either a first interface or a second interface according to the analysis result.例文帳に追加

ホストから入力された電圧レベルを検出して電圧レベル情報を生成させる段階と、ホストから入力されたリセット信号に応答して、電圧レベル情報を解析する段階と、解析結果によって、第１インターフェースと第２インターフェースとのうち、何れか一つをイネーブルさせる段階と、を含むマルチインターフェースメモリカードの動作方法。 - 特許庁

A binarizing circuit 10 includes an input terminal 20, basic clock terminal 22, determination clock terminal 23, reset terminal 24, temperature-compensation clock terminal 25, binarized output terminal 26, delay output terminal 28, peak hold circuit 30, bottom hold circuit 40, binarizing determination circuity 120, input signal detection circuit 130, and suspension determination circuit 140.例文帳に追加

２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。 - 特許庁