「reset input」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Reference data representing a light quantity distribution acquired from a light reception part at a power input or system reset, which is not a coordinate input sampling state, under light projection by a light projection means is stored in a storage medium.例文帳に追加

電源投入時あるいはシステムリセット時の座標入力サンプリング状態でない状態で、かつ前記投光手段による投光を行っている状態で、受光部から得られる光量分布を示すリファレンスデータを記憶媒体に記憶する。 - 特許庁

An impedance conversion circuit 15 outputs at least a common voltage Vc, which the common voltage data G input from the drive circuit 12 is converted and a reset voltage Vr into which the rest voltage data H input from the drive circuit 12 is converted.例文帳に追加

インピーダンス変換回路１５は、駆動回路１２から入力したコモン電圧データＧを変換したコモン電圧Ｖｃと、駆動回路１２から入力したリセット電圧データＨを変換したリセット電圧Ｖｒと、の少なくとも一方を出力する。 - 特許庁

The CPU of the game control device executes a power-failure process before the reset signal is input if a power-failure detecting signal is input from a power-failure detecting means when the DC voltage is lowered from a first value to a second value.例文帳に追加

また、遊技制御装置のＣＰＵは、直流電圧が第１の値から第２の値まで低下したときに停電検出手段から停電検出信号が入力されると、前記リセット信号が入力されるまでに停電処理を実行する。 - 特許庁

To provide a selector device which inevitably resets conversion means when switching a selection state between a first digital audio input terminal and a second digital audio input terminal, without having a microcomputer only for supplying a reset control signal to the conversion means.例文帳に追加

リセット制御信号を変換手段に供給するためだけのマイコンを備えることなく、第１デジタル音声入力端子と第２デジタル入力端子との間で選択状態を切換える際に、必ず変換手段をリセット動作させる。 - 特許庁

Then, the current value of the charge pump 5 is reset small by the charge pump current control unit 9, and frequency modulation is performed to the stabilized oscillation frequency, by a modulation signal input from a frequency modulation signal input terminal 2.例文帳に追加

その後、チャージポンプ電流制御部９によってチャージポンプ５の電流値を小さく再設定し、安定化した発振周波数を周波数変調信号入力端２から入力された変調信号によって周波数変調を行う。 - 特許庁

Therefore, the hold capacitor C is reset for the first time and the hold voltage is discharged at the point of time when the increment in hold voltage of the hold capacitor C accompanying input of an input signal Vin becomes equal to or less than the predetermined threshold suitable to saturation determination on the hold voltage.例文帳に追加

よって、入力信号Ｖｉｎの入力に伴うホールドコンデンサＣのホールド電圧の増加量が、ホールド電圧の飽和判断に適した所定のしきい値以下になった時点で、初めてホールドコンデンサＣをリセットしてホールド電圧を放電させる。 - 特許庁

The switched-capacitor amplifying portion 20 has a signal charge storage portion 8, an amplifying transistor 3 to the input side of which the signal charge storage portion 8 is connected, and a capacitor 6 and a reset transistor 5 connected between the input and output of the amplifying transistor 3.例文帳に追加

上記スイッチトキャパシタアンプ部２０は、信号電荷蓄積部８と、信号電荷蓄積部８が入力側に接続された増幅トランジスタ３と、増幅トランジスタ３の入出力間に接続されたキャパシタ６およびリセットトランジスタ５とを有する。 - 特許庁

Even when the evaluating period starts from a state where the set input terminal S is in a VDD-potential state and the reset input terminal R of the latch 2 is in a VSS-potential state, the charging is also started similarly not after the charging period starts, but in the evaluating period.例文帳に追加

セット入力端子ＳがＶＤＤ電位、リセット入力端子ＲがＶＳＳ電位の状態から充電期間に移行した場合も同様に充電期間に入ってからではなく評価期間内において充電を開始する。 - 特許庁

In this clock generating circuit receiving a reset signal PLL- RST, a computing element 12 measures the period of the input clock IN and calculates a count for synchronization between a delay clock DL-PUT and an input clock IN on the basis of the measured period and sets the count to a counter 13.例文帳に追加

リセット信号PLL-RSTが入力されると、演算器１２は、パルスカウンタ９で入力クロックINの周期を計測し、その値にもとづいて、遅延クロックDL-OUTと入力クロックINが同期するための計数値を算出し、カウンタ１３へ設定する。 - 特許庁

A head FF detecting means 2 detects first flip-flops connected to input ports 101, 102 of an object circuit 100 and stores the flip-flops in a reset requiring FF list 5.例文帳に追加

先頭ＦＦ検出手段２は、対象回路１００の入力ポート１０１，１０２に接続されている最初のフリップフロップを検出し、これをリセット必要ＦＦリスト５に記憶させる。 - 特許庁

To provide a game machine capable of changing the length of a period after reset signals are input until a big winning random number counter is turned to a value indicating a big winning determination value to a random length.例文帳に追加

リセット信号を入力してから大当たり乱数カウンタが大当り判定値を示す値になるまでの期間の長さをランダムな長さに変更できる遊技台を提供する。 - 特許庁

When a reset signal is input to a latch 7, a bus 2 and a line Li are pulled up by pull-up resistors RA0-RA20 since transistors TR0-TR20 are ON by the low-level output of the latch.例文帳に追加

リセット信号がラッチ７に入力されると、そのローレベル出力によりトランジスタＴＲ0〜ＴＲ20がオンするので、バス２及びラインＬiはプルアップ抵抗ＲA0乃至ＲA20によりプルアップされる。 - 特許庁

In an AFE or the like including a CDS amplifier 102, a semiconductor integrated circuit device prevents the CDS amplifier 102 from being saturated by detecting an excessive signal input and triggering the reset of the CDS amplifier 102.例文帳に追加

ＣＤＳアンプ１０２を備えたＡＦＥ等において、過大信号の入力を検出してＣＤＳアンプ１０２にリセットをかけることで、ＣＤＳアンプ１０２が飽和しないようにする。 - 特許庁

A reset means biases all input stage nodes of the amplifier to at least one known level attended with the amplifier that transfers charges from each transfer circuit to the output line.例文帳に追加

リセット手段は、転送回路から出力ラインへの電荷転送する増幅器に付随する少なくとも１つの既知の大きさに増幅器の総ての入力ステージノードをバイアスする。 - 特許庁

When the input of the reset signals is stopped, the announcement-exclusive control board 30 displays the countdown of the timing to press the RAM clearing switch 60 in a 7-segment LED 75.例文帳に追加

報知専用制御基板３０は、リセット信号の入力が停止されると７セグメントＬＥＤ７５にＲＡＭクリアスイッチ６０を押下操作するタイミングをカウントダウン表示する。 - 特許庁

To provide a clamp circuit for CCD output reset signal capable of preventing deterioration in linearity due to the saturation of output from a CDS(Correlated Double Sampling) circuit without exceeding an input range of the CDS circuit.例文帳に追加

ＣＤＳ回路の入力レンジをオーバーせず、ＣＤＳ回路の出力の飽和によるリニアリティの劣化を防ぐことのできるＣＣＤ出力リセット信号クランプ回路を提供する。 - 特許庁

By the current which flows the current source 9 changing, according to the changes in the reset electric potential VRD, input output characteristics of the source follower 5 changes to suppress the fluctuations in the output voltage.例文帳に追加

リセット電位ＶＲＤの変化に応じて電流源９を流れる電流が変化することで、ソースフォロア５の入出力特性を変化させ、出力電圧の変動を抑える。 - 特許庁

The input stop of reset signals from a power board 36 to a main control board 44 and a display control board 39 is executed through a delay circuit A105 and a delay circuit B62.例文帳に追加

電源基板３６からメイン制御基板４４及び表示制御基板３９へのリセット信号の入力停止は、遅延回路Ａ１０５及び遅延回路Ｂ６２を介して実行される。 - 特許庁

An input side of a first inverter 1 for outputting a reset signal RES is connected with a latch circuit 2 to control an output in response to voltage of an output node A of the latch circuit 2.例文帳に追加

リセット信号ＲＥＳを出力する第１のインバータ１の入力側とラッチ回路２を接続し、ラッチ回路２の出力ノードＡの電圧に応じて出力を制御する。 - 特許庁

To make an output signal stable by adjusting a bias level with coupling of a reset pulse in an input signal from a charge transfer section to an optimum bias.例文帳に追加

電荷転送部からの入力信号中のリセットパルスのカップリングによるバイアス電位を最適なバイアス値に調整するようにし出力信号の安定化を図ることを目的とする。 - 特許庁

The multistable circuit 4 identifies the maximum value of an input signal Vin on the condition of Vbias=V2, establishes the condition of Vout=VL (Vin>Vt) or VH (Vin>Vt), is reset on the condition of Vbias=V1 and establishes the condition of Vout=Vo.例文帳に追加

多安定回路４は、Ｖbias＝Ｖ２で入力信号Ｖinの最大値を識別してＶout＝ＶＬ（Ｖin＞Ｖｔ）又はＶＨ（Ｖin＜Ｖｔ）とし、Ｖbias＝Ｖ１でリセットしてＶout＝Ｖｏとする。 - 特許庁

A control part 29 checks whether sales information is stored in a storage part 31 when a power source input frequency counter is reset and driving power source of the equipment 19 is inputted.例文帳に追加

制御部２９は、電源投入回数カウンタがリセットされた後、機器１９の駆動電源が投入されると、販売情報が記憶部３１に記憶されているか否かチェックする。 - 特許庁

A counter value indicating the amount of the used consumable component is reset and also implementation of an image stabilization process for the new consumable component is accepted when a touch input of the button 157 is made.例文帳に追加

ボタン１５７がタッチ入力されると、消耗品の使用量を示すカウンタ値をリセットすると共に新品の消耗品に対する画像安定化処理の実行が受け付けられる。 - 特許庁

In the case a reset key is pressed (S201; Y), a printing and outputting process for a paper being conveyed is finished (S203), and an input demand for the number of the cancelled pages is displayed on an operation panel 4 (S205).例文帳に追加

リセットキー入力がされると（Ｓ２０１；Ｙ）、搬送中用紙印刷出力処理を完了し（Ｓ２０３）、キャンセル頁数の入力要求を操作パネル４上に表示する（Ｓ２０５）。 - 特許庁

To provide a game machine preventing fraud in which a fraudulent reset signal input to a game controlling device causes a gaming state to give a benefit to a player.例文帳に追加

リセット信号を不正に遊技制御装置に入力して、遊技者に特典を付与する遊技状態を発生させる不正行為を防止する遊技機を提供することを目的とする。 - 特許庁

The logic circuit LC can be surely operated in response to the leading edge of the input signal Sin, and the RS flip-flop FF1 is reset in response to the output signal Sout of the logic circuit LC.例文帳に追加

入力信号Ｓ_inの立ち上がりエッジに応じて論理回路ＬＣが確実に動作でき、当該論理回路ＬＣの出力信号Ｓ_out に応じてRSフリップフロップFF１がリセットされる。 - 特許庁

The controller 50 is constituted so that the function is stopped and the function is reset in the new direction operated by an operator when the operator operates a tool-command input device.例文帳に追加

コントローラ５０は、オペレータがツールコマンド入力装置を操作したときにツール自動保持機能を停止し且つツール自動保持機能をオペレータによって操作された新しい向きに再設定する。 - 特許庁

When the input torque T is lower than a preset value At (Step S4) and a speed V is higher than a preset value Av (Step S5), the torque fastening force Pt is reset to be zero (Step S6).例文帳に追加

入力トルクＴが所定値Ａｔを下回り（ステップＳ４）、車速Ｖが所定値Ａｖを上回るときには（ステップＳ５）、トルク締結力Ｐｔを０に再設定する（ステップＳ６）。 - 特許庁

To provide a reset circuit of a small occupancy area and to cope even with the input signals of a wide pulse width in a level conversion circuit comprising a single conductivity type transistor.例文帳に追加

単一導電型のトランジスタにより構成されたレベル変換回路において、小占有面積のリセット回路を提供すると共に、パルス幅の広い入力信号にも対応可能にする。 - 特許庁

When an effective progressive step pulse (CW) is input, a high level signal is supplied to a RESET terminal of a period counter 202 from an AND gate 230 through an OR gate 204.例文帳に追加

有効な歩進パルス（ＣＷ）が入力されたときには、ＡＮＤゲート２３０からＯＲゲート２０４を介して周期カウンタ２０２のＲＥＳＥＴ端子にハイレベル信号が供給される。 - 特許庁

The second switch SW_2 is connected between a reference potential input terminal to which reference potential Vref is input and a terminal of the capacitor element C on the inverting input terminal side of the amplifier circuit 20, and performs opening/closing operation according to a level of a second reset signal Reset2 to apply the reference potential Vref to the terminal of the capacitor element C.例文帳に追加

第２スイッチＳＷ_２は、基準電位Ｖrefが入力される基準電位入力端子と増幅回路２０の反転入力端子側の容量素子Ｃの端子との間に設けられ、第２リセット信号Reset２のレベルに応じて開閉動作し、容量素子の端子に基準電位Ｖrefを印加することができる。 - 特許庁

A signal processing IC 1 has a terminal, OSD input terminals 5 to 8, bus control line input terminals 9 and 10, a horizontal drive pulse output terminal 11, a vertical drive pulse output terminal 12, a reset pulse output terminal 13, a power source voltage input terminal 28 and a clock output terminal 30 concentrically provided at the same side.例文帳に追加

信号処理ＩＣ１が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０を同一の辺に集約して設ける。 - 特許庁

Only when a clock stop instruction from the CPU is input through a clock stop instruction register 41 and a reset signal output in response to a reset instruction from the CPU is input also, a clock stop signal output from an AND circuit 42 is made active, and a clock signal output from a clock gating circuit 43 in accordance with a system clock is stopped.例文帳に追加

ＣＰＵからのクロック停止命令がクロック停止命令レジスタ４１を介して入力され、かつ、ＣＰＵからのリセット命令に応じて出力されるリセット信号も入力されている場合にのみ、ＡＮＤ回路４２が出力するクロック停止信号がアクティブになり、クロック・ゲーティング回路４３がシステムクロックに応じて出力するクロック信号が停止される。 - 特許庁

When the abnormal input of the writing operation instruction signal WE is input into the asynchronous reset terminal (reset) of a reading operation control order circuit 30, the reading operation control order circuit 30 immediately makes inactive an equalizing signal EQL, a reference potential control signal REFE, and a differential amplifier control signal SAE and stops the reading operation.例文帳に追加

一方、上記書き込み動作指示信号ＷＥの異常入力が、読み出し動作制御順序回路３０の非同期リセット端子（ｒｅｓｅｔ）に入力されると、読み出し動作制御順序回路３０は、直ちに、イコライズ信号ＥＱＬ、参照電位制御信号ＲＥＦＥ、および、差動アンプ制御信号ＳＡＥを非活性状態とし、読み出し動作を停止する。 - 特許庁

Furthermore, a voltage variation of the (+) input terminal is delayed by a capacitor C connected to the (+) input terminal, a low reset signal is continuously outputted to a control circuit 2 by the comparator 10 until Vcc 1 is sufficiently stabilized, and operation of the control circuit 2 is stopped.例文帳に追加

さらに、＋入力端子に接続したコンデンサＣによって＋入力端子の電圧変動を遅延させ、Ｖｃｃ１が十分に安定するまでコンパレータ１０が制御回路２にローのリセット信号を継続して出力し、制御回路２の動作を停止させる。 - 特許庁

This circuit includes a data transmitting section including many fuses to receive an input of data and transmit it, a count reset section generating a reset signal to set the data transmitted from the data transmitting section as an initial count value, and a count section setting the data as an initial count value by the reset signal and counts successively from the initial count value set in accordance with a clock signal.例文帳に追加

データの入力を受けて伝達するために、多数のヒューズを含むデータ伝送部と、前記データ伝送部から伝達される前記データを初期カウント値として設定するようにするため、リセット信号を生成するカウントリセット部と、前記リセット信号によって前記データを初期カウント値として設定し、クロック信号に応じて設定された初期カウント値からカウントを順次行うカウント部とを含む。 - 特許庁

A CPU4 calculates a first estimated detection temperature reset at an initial value approximate to an allowable temperature as a second reference temperature on the basis of a power input, and calculates a second estimated detection temperature reset at an initial value lower than a first reference temperature judged to be in overheat state.例文帳に追加

ＣＰＵ４により、電源投入に基づいて、第２基準温度である許容温度に近い初期値にリセットされる第１推定検出温度が算出されると共に、過熱状態にあると判断される第１基準温度よりも低い温度の初期値にリセットされる第２推定検出温度が算出される。 - 特許庁

When the supply of the power source voltages from the power source circuit 24 and the backup power source 27 is stopped, a main control board power source interruption monitoring circuit 100 determines that the power source voltage becomes equal to or lower than the predetermined voltage, and outputs a reset signal to an indication circuit I via a reset input circuit 22d.例文帳に追加

そして、電源回路２４及びバックアップ用電源２７からの電源電圧の供給が停止された場合、主制御基板用電源断監視回路１００は、電源電圧が予め決められた電圧以下となったと判定し、リセット入力回路２２ｄを介してリセット信号を指示回路Ｉに出力するようにした。 - 特許庁

A display control circuit 200 has an operational state checking part 24 for determining the operational state of the driver based on a start pulse signal SP, a clock signal CK, and a signal OUT output from an output terminal of a shift register in the driver, and a reset signal output part 27 for providing a reset input to the driver.例文帳に追加

表示制御回路２００に、スタートパルス信号ＳＰおよびクロック信号ＣＫとドライバ内のシフトレジスタの出力端から出力される信号ＯＵＴとに基づいてドライバの動作状態を判定する動作状態検査部２４と、ドライバにリセット入力を与えるためのリセット信号出力部２７とを備える。 - 特許庁

To provide a portable electronic device selecting a protocol defined at a specified timing and quickly shifting to an arbitrary protocol by receiving a hot reset signal to be input from the outside at the prescribed timing during outputting initial response data relative to a cold reset signal.例文帳に追加

コールドリセット信号に対する初期応答データを出力している間に、外部から特定のタイミングで入力されるホットリセット信号を受信することにより、その特定のタイミングに定義されたプロトコルを選択することができ、任意のプロトコルに迅速に移行できる携帯可能電子装置を提供する。 - 特許庁

In electronic equipment 20, when a bus reset signal or a reset command is input from a host device 1, a device controller 30 judges whether or not IDE initialization processing is under execution, and continues the IDE initialization processing under execution if under execution, or starts the IDE initialization processing otherwise.例文帳に追加

電子機器２０において、デバイスコントローラ３０は、ホスト装置１からバスリセット信号やリセットコマンドが入力されると、ＩＤＥ初期設定処理を実行中かを判断し、実行中ならば実行中のＩＤＥ初期設定処理を継続し、実行中でないならばＩＤＥ初期設定処理を開始する。 - 特許庁

To be able to create a power on reset signal in a suitable timing by only setting to input clocks after, for example, power source voltage reaches the maximum value in rising of the power source without considering a time constant of a RC circuit, and to make initial polarity setting of the clock controlling the power on reset signal unnecessary.例文帳に追加

ＲＣ回路の時定数を考慮せずに、電源の立ち上がりにおいて、例えば電源電位が最大値に到達した後にクロックを入力するように設定するだけで、適切なタイミングでパワーオンリセット信号を生成でき、パワーオンリセット信号を制御するクロックの初期の極性設定を不要とする。 - 特許庁

Thus, in the case of setting the interruption timer short for instance, when the interruption timer is successively generated in the middle of performing the various kinds of processing relating to the putout and the clear signals are not input within clear signal release time, the putout control MPU 75a is reset by the external WDT 75c (system reset IC 2).例文帳に追加

これにより、例えば割り込みタイマを短く設定した場合に、払い出しに関する各種処理を行っている最中に次々に割り込みタイマが発生してクリア信号解除時間内にクリア信号が入力されないと、外部ＷＤＴ７５ｃ（システムリセットＩＣ２）によって払出制御ＭＰＵ７５ａにリセットがかかる。 - 特許庁

In this circuit, according to an input timing control signal, at least first and second potential are applied a corresponding scanning electrode line at a reset time and an address time different from each other, and third potential for sustaining electric discharge is alternately applied on scanning electrode lines at the remaining time except the reset and address times different from each other.例文帳に追加

この回路では、入力されるタイミング制御信号に応じて、相異なるリセット及びアドレス時間に少なくとも第１及び第２電位を相応する走査電極ラインに印加し、相異なるリセット及びアドレス時間を除いた残り時間に持続放電用第３電位を相応する走査電極ラインに交互に印加する。 - 特許庁

To provide a down-sized, inexpensive discharge lamp lighting device in which commonization of circuits such as a pre-heating circuit, a light control-protection prohibition circuit, and an input voltage-reset circuit is achieved, while function and capacity of these circuits are maintained equivalent.例文帳に追加

予熱回路，調光・保護禁止回路，入力電圧・リセット回路の機能・性能は同等のままで、これらの回路の共通化を図り、安価で小型の放電灯点灯装置を提供すること。 - 特許庁