「reset input」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The comparator has a first input coupled to the ripple capacitor, a second input receiving error voltage, and an output coupled to the sequence logic so as to reset the corresponding PWM signal.例文帳に追加

比較器は、リプルキャパシタに結合する第１の入力、誤差電圧を受信する第２の入力、および対応するＰＷＭ信号をリセットするようにシーケンスロジックに結合された出力を有する。 - 特許庁

A signal detection circuit 3 sends a reset signal, on the basis of the output of the amplifier 17, and a shut-down control circuit 5 sets the bias circuit 6 to a shut-down state, in response to the input of the reset signal to the shut-down control circuit 5.例文帳に追加

アンプ１７の出力に基いてシグナルディテクト信号３がリセット信号を送出し、このリセット信号がシャットダウン制御回路５に入力されると、シャットダウン制御回路５がバイアス回路６をシャットダウン状態にする。 - 特許庁

Accordingly, for "after implementation", when the desired wave is input as a new signal during the period until the reset release condition is fulfilled after the start of the reset operation, the desired wave which can pass through the filter part and being received.例文帳に追加

その結果、＜実施後＞では、リセット動作の開始後、リセット解除条件が満たされるまでの期間内に、新規信号として希望波が入力されると、この希望波は、フィルタ部を通過できることとなり、この場合、希望波を受信できる。 - 特許庁

In this display device, a reset voltage generated by a reset voltage generating device 17 is applied selectively to the pixel of an optical shutter consisting of a ferroelectric capacitor 3 and a pixel switch 4 during a horizontal blanking period by a signal input changeover switch 12.例文帳に追加

強誘電体コンデンサ３と画素スイッチ４からなる光シャッタの画素に、水平ブランキング期間中に信号入力切替スイッチ１２によって、リセット電圧発生装置１７が発生するリセット電圧を選択的に印加する。 - 特許庁

A control circuit on the input side includes a basic pulse generating circuit 26 which generates a timing signal for ON of the main switching element 14, and a triangular wave reset signal generating circuit 28 which sends a triangular wave reset signal to the PWM circuit 36.例文帳に追加

入力側制御回路に、主スイッチング素子１４をオンのタイミング信号を生成する基本パルス発生回路２６と、ＰＷＭ回路３６に三角波リセット信号を送る三角波リセット信号発生回路２８を備える。 - 特許庁

A pulse signal READ and a reset signal RESET generated at the time of input of a READ command are inputted to the timing generating circuit 2, and a sense amplifier activating signal SAEB and a latch take-in signal SALT are outputted.例文帳に追加

タイミング発生回路２にはＲＥＡＤコマンド入力時に発生するパルス信号ＲＥＡＤとリセット信号ＲＥＳＥＴが入力されて、センスアンプ活性化信号ＳＡＥＢ、ラッチ取込信号ＳＡＬＴが出力される。 - 特許庁

When the player operates a switch 90, if the switch input waiting condition is turned "ON", a reset display command is sent to the sound board 43, the pattern display board 44, and the illumination board 46, and prescribed reset display is performed.例文帳に追加

遊技者によりスイッチ９０が操作された場合、スイッチ入力待受状態「ＯＮ」であれば、音基板４３，図柄表示基板４４，電飾基板４６にリセット表示コマンドが送信され、所定のリセット表示が実行される。 - 特許庁

To provide an electronic apparatus activated according to control information stored in a flip-flop group capable of detecting the occurrence of an abnormality state resulting from part of the flip-flop group being reset by the intrusion of external noise from an asynchronous reset input terminal.例文帳に追加

フリップフロップ群に記憶された制御情報に従って動作する電子機器において、フリップフロップ群の一部が非同期リセット入力端子からの外来ノイズの侵入によりリセットされ、異常状態となるのを検出する。 - 特許庁

The game machine includes a game controlling means which is provided with a random delaying means and which delays randomly a timing of outputting the reset signal to the game controlling device from the timing when the reset signal resetting a counter of random number is input to the random delaying means.例文帳に追加

乱数のカウンタをリセットするリセット信号がランダム遅延手段に入力されたタイミングからランダムに遅延させて、演算処理装置にリセット信号を出力し、ランダム遅延手段が遊技制御手段に備えられる。 - 特許庁

After the execution of the put-out control processing, the reset confirmation signal is outputted in response to the input of the reset signal into a put-out control microcomputer 370 from the power source monitoring circuit and with the inputting of the reset confirmation signal, a microcomputer 560 for the game control starts the execution of the game control processing.例文帳に追加

また、電源監視回路からリセット信号が払出制御マイクロコンピュータ３７０に入力されたことに応じて、払出制御処理が実行された後にリセット確認信号を出力し、リセット確認信号が入力された遊技制御用マイクロコンピュータ５６０は遊技制御処理を実行開始する。 - 特許庁

A reset current improving circuit is provided, of which the switching device is turned on so as to flow via the switching device, without flowing through the saturable reactor, and the current other than the reset current from at least the reset current supply circuit part, immediately after the voltage applied to an input terminal of the magnetic amplifier, is inverted to negative side.例文帳に追加

磁気増幅器の入力端に印加される電圧が負側に反転した直後の、少なくともリセット電流供給回路部からのリセット電流以外の電流を、可飽和リアクトルに流さずに、スイッチング素子を介して流すようにするためにスイッチング素子をオンとするリセット電流改善回路部を設ける。 - 特許庁

A PLL circuit has a lock detector circuit 20 comprising reset signal output units 6, 7, 22-24 for outputting a reset signal Pe when there is a phase difference between an input signal f1 and a feedback signal f2 and a D-FF circuit 8 which does not output a lock detection signal SL when the reset signal is inputted.例文帳に追加

入力信号ｆ１および帰還信号ｆ２に位相差があるときにリセット信号Ｐｅを出力するリセット信号出力部（６，７，２２〜２４）と、リセット信号が入力されるとロック検出信号ＳＬを出力しないＤ−ＦＦ回路８とを備えるロック検出回路２０をＰＬＬ回路に設ける。 - 特許庁

Timing adjustment using the clock signal as a reference is executed in a signal path of the reset signal based on a set-up time and a holding time of the reset signal specified to the reset input terminal of the circuit block (step S30), in supervising hierarchical design for designing the whole of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の全体を設計する上位階層設計において、回路ブロックのリセット入力端子にそれぞれ規定されるリセット信号のセットアップ時間およびホールド時間に基づいて、リセット信号の信号パスに対してクロック信号を基準としたタイミング調整を実施する（ステップＳ３０）。 - 特許庁

An IC card supporting a plurality of protocols, while outputting the initial response data after releasing the cold reset signal, receives a hot reset signal to be input at a specific timing and, when the hot reset signal is released, selects and outputs the initial response data corresponding to the specific timing.例文帳に追加

複数のプロトコルをサポートしているＩＣカードにおいて、コールドリセット信号の解除後に初期応答データを出力している間に、特定のタイミングで入力されるホットリセット信号を受信し、当該ホットリセット信号が解除されると特定のタイミングに対応する初期応答データを選択して出力する。 - 特許庁

When the reset pin 12 will is used, the member 1 for input is attached to the holder 23, with the bottom up after a metallic tip 21 being detached from a shaft cylinder 22.例文帳に追加

リセットピン１２を使う場合には、先金２１を軸筒２２から外した上で、ホルダ２３に入力用部材１を上下逆にして取り付ければよい。 - 特許庁

The input signals RI, PI are delayed by delay circuits 104, 105 and reset or set the D-FF 110, 109.例文帳に追加

入力信号ＲＩ及びＰＩは、遅延回路１０４及び１０６で遅延された後に、それぞれＤ−ＦＦ１１０及び１０９をリセットまたはセットする。 - 特許庁

To obtain a burst signal receiver that generates no incorrect pulse for an idle period from an input of a reset pulse to start of reception of a succeeding burst signal.例文帳に追加

リセットパルスの入力からつぎのバーストの受信開始までのアイドル区間において、不正パルスが発生することのないバースト受信装置を得ること。 - 特許庁

A NOR gate 204 outputs, to the reset terminal of the SR flip flop 100, a negative logical sum of the feedback signal FBQ and the input signal In.例文帳に追加

ＮＯＲゲート２０４はフィードバック信号ＦＢＱと入力信号Ｉｎとの否定論理和を、ＳＲフリップフロップ１００のリセット端子へと出力する。 - 特許庁

To provide on-vehicle electronic equipment calculating accurate fuel efficiency even if one forgets to input the amount of refueling and reset cumulative traveling distance.例文帳に追加

給油量の入力、積算走行距離のリセットを忘れた場合においても正確な燃費を算出することが可能な車載用電子機器を提供する。 - 特許庁

The output of an AND circuit 30 having received the input of both the latch canceling signal and the reset signal is inputted to clear terminals of the latch circuit 28 and 29.例文帳に追加

各ラッチ回路２８，２９のクリア端子には、ラッチ無効信号およびリセット信号の入力を受けたアンド回路３０の出力が入力される。 - 特許庁

At the reset time, a signal inputted from the ordinary external input terminal 1 is inputted into the flip-flop 4 with load hold as a test mode setting signal.例文帳に追加

リセット時、通常外部入力端子１から入力された信号は、テストモード設定信号として、ロードホールド付きフリップフロップ４へ入力される。 - 特許庁

The double sampling circuit 203 samples the signal data and the reset data sent through the data input output line to drive an output terminal DQ.例文帳に追加

２重サンプリング回路２０３は、データ入出力線から伝送された信号データ及びリセットデータをサンプリングして出力端子ＤＱを駆動させる。 - 特許庁

The time memorandum and the lapse time are able to be cleared or reset with the operation input by the user, by the time memorandum erasing part 1c, when unnecessary.例文帳に追加

この時間メモと経過時間は、不要になればユーザの操作入力により時間メモ消去部１ｃによりクリア又はリセットすることが可能となっている。 - 特許庁

Then, the RS flip-flop is reset when a difference between the minimum value data and the input data exceeds the set value (time t5), after passing a negative peak p2.例文帳に追加

次に、負ピークｐ２を過ぎた後、その最小値データと入力データとの差分が設定値を越えたならば（時刻ｔ５）ＲＳフリップフロップは再びセットされる。 - 特許庁

The stand-by mode is eliminated when the image data from an external unit 2 is input to the unit 16, when a reset mode switch is closed or the like.例文帳に追加

外部装置２から画像データが画像データ待受ユニット１６に入力された場合、復帰モードスイッチを投入した場合等に待機モードは解除される。 - 特許庁

To provide a game machine allowing a player to quickly and visually specify whether a reset signal is input in a sub control device by a trouble or not.例文帳に追加

不具合により副制御装置にリセット信号が入力されたか否かを、見た目上すぐに特定することができる遊技機を提供すること。 - 特許庁

A voltage obtained by dividing a powder-generation voltage of a power generator 4 by using resistors R1, R2 is input into a first reset IC 28 included in an engine speed detection circuit 26.例文帳に追加

エンジン回転数検知回路26に含まれる第１リセットIC28には、発電器4の発電電圧を抵抗Ｒ１、Ｒ２による分圧した電圧が入力される。 - 特許庁

To provide a game machine that prevents a special game state from being illegally generated due to a reset signal illegally input to a game controller.例文帳に追加

リセット信号を不正に遊技制御装置に入力して、特別遊技状態を発生させる不正行為を防止する遊技機を提供することを目的とする。 - 特許庁

To provide a WDT diagnosing system capable of diagnosing the presence or absence of the abnormality of not only a watch dog timer but also a reset signal input terminal.例文帳に追加

ウオッチドッグタイマのみならず、リセット信号入力端子までの異常の有無まで診断できるようにしたＷＤＴ診断システムを提供する。 - 特許庁

A synkline and a matchline are reset to second voltage from a first voltage in accordance with the results of a compare operation of the input data and data in a storage device.例文帳に追加

シンク線およびマッチ線は、入力データと記憶装置内のデータとの比較動作の結果に応じて、第１電圧から第２電圧にリセットされる。 - 特許庁

By this, when the residual quantity SOC of the battery 26 is reset, the input/output of the excessive large power to/from the battery 26 can be suppressed.例文帳に追加

これにより、バッテリ２６の残容量ＳＯＣがリセットされたときにバッテリ２６に過大な電力が入出力されるのを抑制することができる。 - 特許庁

The method of driving plasma display panel (PDP) includes a step of initializing the state of all discharge cells by applying a reset pulse to the PDP provided with a phosphor layer including a secondary electron emission material in discharge cells, wherein the reset pulses having pulse waves which are different when an input video signal expresses a moving image and when the input image signal expresses a still image.例文帳に追加

放電セル内に二次電子放出材料を含む蛍光体層を備えたＰＤＰにリセットパルスを印加することにより全放電セルの状態を初期化するにあたり、入力映像信号が動画を表す場合と静止画を表す場合とで異なるパルス波形を有するリセットパルスを生成する。 - 特許庁

When an ignition switch signal IGSW is input to a main relay circuit 6, Meanwhile, the power supply monitor IC 5 supplies a supply voltage Vcc to a CPU 1 and also outputs a reset cancel signal RESET to an AND circuit 8 a certain time later, and after the FPGA2 outputs a configuration completion signal, the AND circuit 8 inputs an ON signal to a reset cancel signal input terminal of the CPU 1.例文帳に追加

一方、イグニッションスイッチ信号ＩＧＳＷがメインリレー回路６に入力されると、電源監視ＩＣ５がＣＰＵ１に電源電圧Ｖｃｃを供給するとともに、一定時間後にリセット解除信号ＲＥＳＥＴをＡＮＤ回路８に出力し、ＦＰＧＡ２がコンフィグ完了信号を出力した後、ＡＮＤ回路８がＣＰＵ１のリセット解除信号入力端子にオン信号を入力する。 - 特許庁

When the user inputs an instruction via the touch panel 14 and depresses a reset button in a predetermined time period (YES in S24, S25), the image forming device waits for another input operation via the touch panel 14, and when another instruction is input, the device determines whether or not another depressed button is one adjacent of a button input last time (S27 to S29).例文帳に追加

所定の期間内にユーザがタッチパネル１４に入力し、リセットボタンを押下げると（Ｓ２４，Ｓ２５でＹＥＳ）、タッチパネル１４の入力を待ち、入力があったときに、それが前回入力したボタンの隣のボタンか否かを判断する（Ｓ２７〜Ｓ２９）。 - 特許庁

An RS flip-flop is set when an input data exceeds a threshold value, the maximum value data of a positive peak P2 in the input data is detected/held, and the RS flip-flop is reset thereafter when a difference between the maximum value data and the input data exceeds a set value (time t4).例文帳に追加

入力データが閾値を越えるとＲＳフリップフロップはセットされ、入力データの正ピークＰ２の最大値データを検出・保持した後、その最大値データと入力データとの差分が設定値を越えたならば（時刻ｔ４）ＲＳフリップフロップはリセットされる。 - 特許庁

When input data exceed a threshold TH, RS-FF32 is set, and maximum value data of a positive peak P2 on the input data are detected and held, and then when the difference between the maximum value data and the input data exceeds a set value TP, the RS-FF32 is reset.例文帳に追加

入力データが閾値ＴＨを越えるとＲＳ−ＦＦ３２はセットされ、入力データの正ピークＰ２の最大値データを検出・保持した後、その最大値データと入力データとの差分が設定値ＴＰを越えたならばＲＳ−ＦＦ３２はリセットされる。 - 特許庁

A Pch transistor TP101 inserted between the set input terminal S and a high potential side power source and an Nch transistor TN101 inserted between a reset input terminal R and a low potential side power source are controlled by a set signal input terminal SETN.例文帳に追加

セット入力端子Ｓと高電位側電源との間に挿入したＰｃｈトランジスタＴＰ１０１とリセット入力端子Ｒと低電位側電源との間に挿入したＮｃｈトランジスタＴＮ１０１をセット信号入力端子ＳＥＴＮによって制御する。 - 特許庁

The memory includes a memory reset part 19 for clearing a memory 15 to store one cycle of the input signal to be compensated to freely reset signal information stored in the memory 15 in accordance with a state of the disk drive via a controller 20.例文帳に追加

入力される被補償信号の１周期分を記憶するメモリ１５を０クリアするメモリリセット部１９を備え、コントローラ２０を介してディスク装置の状態に応じてメモリ１５に記憶された信号情報のリセットを自在に行えるようにした。 - 特許庁

When the D.C. power drops beyond a second reference voltage higher than the first reference voltage in an input state of the power detection signal, a second reset detection part 5 outputs a second reset signal S5 for resetting the component.例文帳に追加

第２のリセット検出部５は、電源検出信号の入力状態において、直流電源が第１の基準電圧より高い第２の基準電圧を越えて低下したとき、構成要素をリセットさせるための第２のリセット信号Ｓ５を出力する。 - 特許庁

The offset circuits 4a, 4b give a set signal Sc and a reset signal Se, whose level is higher at the change point of the level of the input signal Sa to a set terminal (S) and a reset terminal (R) of a flip-flop circuit 5 respectively.例文帳に追加

入力信号Ｓａの信号レベルの変化点で信号レベルが高くなるセット信号Ｓｃおよびリセット信号Ｓｅを、それぞれ各オフセット回路４ａ、４ｂからフリップフロップ回路５のセット端子（Ｓ）およびリセット端子（Ｒ）に入力する。 - 特許庁

To provide a delay circuit of a lamp waveform generation system, capable of shortening a time required for reset operation, corresponding to a high speed repeated input signal by suppressing noise that occurs during the reset operation and achieving high integration and low power consumption.例文帳に追加

リセット動作に要する時間を短縮でき、リセット動作時に発生する雑音を抑制し、高速な繰り返しの入力信号に対応でき、高集積化、低消費電力化できるランプ波形発生方式の遅延回路を提供する。 - 特許庁

A system controller 11 outputs a reset signal to the XDR DRAM 13 according to the RST signal to be input from a memory controller 12 via a levels shifter 24 to reset the XDR DRAM 13 in first power application of a system.例文帳に追加

システムコントローラ１１は、システムの初回の電源投入の際に、メモリコントローラ１２からレベルシフタ２４を介して入力されるＲＳＴ信号に応じて、ＸＤＲ ＤＲＡＭ１３に対してリセット信号を出力し、ＸＤＲ ＤＲＡＭ１３をリセットする。 - 特許庁

A memory reset unit 19 is disposed to clear a memory 15 for storing one cycle of a compensated signal to be input, and signal information stored in the memory 15 is freely reset according to the state of the disk device through a controller 20.例文帳に追加

入力される被補償信号の１周期分を記憶するメモリ１５を０クリアするメモリリセット部１９を備え、コントローラ２０を介してディスク装置の状態に応じてメモリ１５に記憶された信号情報のリセットを自在に行えるようにした。 - 特許庁

The output waveform of the output stage is controlled by switching in a complementary manner between the input timing of a set signal for controlling the first thin film transistor and the input timing of a reset signal for controlling a second thin film transistor.例文帳に追加

ここでの出力段の出力波形は、第１の薄膜トランジスタを制御するセット信号と第２の薄膜トランジスタを制御するリセット信号の入力タイミングによって相補的に切り替え制御される。 - 特許庁

This constitution has such an effect that the the number of LSI pins can be reduced because test dedicated pins such as pins for scanning test mode input dedicated for a scanning test or for external reset input are not required to be installed separately.例文帳に追加

かかる構成によれば，スキャンテスト用の専用のスキャンテストモード入力，外部リセット入力のピンなど，テスト専用ピンを別途設ける必要がないので，ＬＳＩのピンを少なくできるという効果がある。 - 特許庁