「semiconductor wafer fabrication」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To enhance fabrication yield of semiconductor device by preventing adhesion of dust particles to a semiconductor wafer.例文帳に追加

半導体ウエハへの異物の付着を防止し、半導体装置の製造歩留まりを向上する。 - 特許庁

To provide a semiconductor device in which fabrication cost is reduced as compared with that of a conventional wafer level chip size package (W-CSP), and also to provide its fabrication process.例文帳に追加

従来のウエハレベル・チップサイズパッケージ（W-CSP）よりも製造コストを低く抑えた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor wafer wherein the entire fabrication volume is reduced.例文帳に追加

全体の加工量を削減できる半導体ウエハの製造方法を提供する。 - 特許庁

To provide an improved apparatus and method for storing semiconductor wafer carriers and for loading wafers or wafer carriers to a fabrication tool.例文帳に追加

半導体ウェハ容器を保管すると共に、ウェハ又はウェハ容器を製造ツールに装荷するための改良式装置及び方法が提供される。 - 特許庁

DEVICE EVALUATION ELEMENT, TEG, SEMICONDUCTOR WAFER, SEMICONDUCTOR DEVICE EVALUATION METHOD, AND SEMICONDUCTOR DEVICE FABRICATION PROCESS例文帳に追加

デバイス評価用素子、テグ、半導体ウエハー、半導体デバイス評価方法および半導体デバイス製造方法 - 特許庁

To enhance fabrication yield of semiconductor device by preventing adhesion of foreign matters such as fine particles onto a semiconductor wafer.例文帳に追加

半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上する。 - 特許庁

To provide a fabrication method of a semiconductor element capable of processing a shape of different etching depth easily in the same wafer surface.例文帳に追加

同一ウエハ面内でエッチング深さが異なる形状を容易に加工することができる半導体素子の作製方法を提供する。 - 特許庁

The method for producing a semiconductor wafer comprises a step for acquiring device fabrication process information, a step for selecting a corresponding wafer production process, and a step for producing a wafer by a selected production process.例文帳に追加

デバイス製造工程情報を入手する段階と、対応したウエーハ製造工程を選択する段階と、選択された製造工程によりウエーハを製造する段階とから成る半導体ウエーハの製造方法。 - 特許庁

Then, optimum polishing time of a semiconductor wafer of product type "B" is predicted using mask data of the semiconductor wafer of product type "B" to be a fabrication object, and the basic formula including the parameter value determined in S202 (S203).例文帳に追加

つぎに加工対象となる製品種「Ｂ」の半導体ウエハのマスクデータと、Ｓ２０２でパラメータ値を定めた基礎式とを用いて、製品種「Ｂ」の半導体ウエハの最適研磨時間を予測する(Ｓ２０３)。 - 特許庁

To provide a fabrication process of a semiconductor device which can carry out sufficient heat treatment while minimizing aggravation of the surface state of an SiC wafer, and to provide a semiconductor device which is fabricated by the fabrication process and exhibiting excellent characteristics.例文帳に追加

ＳｉＣウェハの表面状態の悪化を抑制しつつ、十分な熱処理を実施することが可能な半導体装置の製造方法、および当該製造方法により製造されることにより、優れた特性を有する半導体装置を提供する。 - 特許庁

To provide a method for fabricating a semiconductor wafer in which fabrication time of the wafer is reduced and impurity concentration is improved, thereby a reliable high-quality device is fabricated.例文帳に追加

ウェーハの製造時間を短縮させ且つ不純物の濃度を改善させて信頼性の高い高品質の素子を製造することを可能にした半導体ウェーハの製造方法を提供する。 - 特許庁

To provide a method for producing a semiconductor wafer, and method and system for receiving production order of wafer in which wafers are supplied in accordance with the device fabrication process of a device manufacturer.例文帳に追加

デバイスメーカのデバイス製造工程に合ったウエーハを供給する半導体ウエーハの製造方法、ウエーハ製造の受注方法、受注システムを提供する。 - 特許庁

To provide a device and a method for fabrication of a semiconductor wafer test MAP chart which fabricates a MAP chart by which an user can recognize the test result of a chip on a wafer visually.例文帳に追加

使用者がウエハ上のチップのテスト結果を視覚的に認識できるＭＡＰ図を作成する半導体ウエハテストＭＡＰ図作成装置及び方法を提供する。 - 特許庁

To provide a process for producing an epitaxial wafer for nitride semiconductor light-emitting diode, in which a moderately roughened surface exhibiting high light take-out efficiency is provided, without bringing about increase in fabrication method and fabrication cost, as in the methods where wet etching or a resist pattern have been used for a long time.例文帳に追加

長時間のウエットエッチングやレジストパターンを用いる方法のように製造工程及び製造コストの増加をもたらすことがなく、光取出し効率の高い適度に荒れた表面を有する窒化物半導体発光ダイオード用エピタキシャルウエハの製造方法を提供する。 - 特許庁

Ruthenium on a substrate such as a semiconductor wafer or ruthenium stuck to a semiconductor fabrication device is subjected to etching using a composition for ruthenium containing chlorine and water.例文帳に追加

半導体ウエハ等の基板上のルテニウムや、半導体製造装置に付着したルテニウムを、塩素及び水を含むルテニウムのエッチング用組成物でエッチングする。 - 特許庁

To provide a semiconductor wafer in which a plurality of alignment marks or inspection marks can be arranged more densely than before, and to provide a semiconductor device and its fabrication process.例文帳に追加

複数のアライメントマーク又は検査マークを従来よりも密に配列することができる導体ウエハ、半導体装置、及び半導体装置の製造方法を提供すること。 - 特許庁

To provide a semiconductor fabrication system by which a treatment liquid can uniformly be injected on the face to be treated without depending on the size of a semiconductor wafer while miniaturizing the system.例文帳に追加

装置の小型化を図りながら、半導体ウェハーの大小に係わらず処理液を満遍なく被処理面に噴出することができる半導体製造装置を提供する点にある。 - 特許庁

The method for receiving production order of semiconductor wafer comprises a step for connecting the client computers of a device manufacturer and a wafer manufacturer, a step for receiving device fabrication process information through the client computer, and a step for selecting a corresponding wafer production process.例文帳に追加

およびデバイスメーカとウエーハメーカの顧客コンピュータを接続する段階と、顧客コンピュータがデバイス製造工程情報を受信する段階と、対応したウエーハ製造工程を選択する段階とから成る半導体ウエーハ製造の受注方法。 - 特許庁

To provide a silicon wafer provided with a thick single crystal semiconductor layer having a low resistivity wherein variation in the thickness and resistivity is suppressed and variation in the resistivity is suppressed during fabrication process of a device, and to provide a semiconductor device, e.g. an acceleration sensor or an angular speed sensor, fabricated using that wafer.例文帳に追加

厚みがあり、比抵抗が小さく厚さや比抵抗のバラツキが少なく、デバイス製造工程中に比抵抗の変化が少ない単結晶半導体層を備えたシリコンウェハ、及びこのウェハを用いて製造した加速度センサ、角速度センサ等の半導体装置を提供する。 - 特許庁

In the arrangement of a clustered fabrication apparatus of semiconductor, a housing 1 isolated from the atmosphere and filled with a pressure reduced or dried high purity nitrogen gas includes an arm robot 2 for carrying a wafer.例文帳に追加

クラスタリングされた半導体製造装置の構成において、大気と遮断された減圧もしくは、乾燥した高純度窒素ガスにより満たされた筐体１は、ウエハ搬送用アームロボット２を含む。 - 特許庁

To provide a ceramic substrate for a semiconductor fabrication/ inspection equipment that does not adhere any particles on an object to be treated such as silicon wafer or the like, and does not generate short circuit between the conductor circuits formed therein.例文帳に追加

シリコンウエハ等の被処理物上にパーティクルが付着せず、また、その内部に形成された導体回路間で短絡が発生することがない半導体製造・検査装置用セラミック基板を提供すること。 - 特許庁

To realize a fabrication method of nonvolatile mask ROM semiconductor memory, in which client information data is programmed (written) continuously onto a wafer regardless of the density of the code data thereof.例文帳に追加

不揮発性メモリであって、顧客情報データのコードデータの疎及び密に影響されずに、連続してウエハ上にプログラム（書き込む）されるマスクＲＯＭ型半導体メモリの製造方法を提供することである。 - 特許庁

To permit the fabrication of an optional collection of optimized transistors or other devices, closely packed together in a single semiconductor wafer, fully isolated, in a modular, non-interacting fashion.例文帳に追加

モジュール化された、相互作用しないやり方で、単一の半導体ウェハにともに接近して実装され、十分に分離された、最適化されたトランジスタまたは他のデバイスの任意の集合の作製を可能にする。 - 特許庁

The fabrication process of an MOSFET as the semiconductor device comprises a wafer preparation step of preparing a wafer comprising silicon carbide, an anneal cap forming step of forming a cap layer comprising tantalum carbide or tungsten carbide on the wafer, and an activation anneal step of carrying out activation annealing by heating the wafer.例文帳に追加

半導体装置としてのＭＯＳＦＥＴの製造方法は、炭化珪素からなるウェハを準備するウェハ準備工程と、ウェハ上に炭化タンタルまたは炭化タングステンからなるキャップ層を形成するアニールキャップ形成工程と、ウェハを加熱することにより、活性化アニールを実施する活性化アニール工程とを備えている。 - 特許庁

To provide a fabrication method of a joined wafer, which improves production yields of semiconductor chips sealed with a glass substrate into which the wafer is divided after exposed by a stepper, and reduces the occurrence of a failure in semiconductor devices comprising the semiconductor chips, thus improving their reliability.例文帳に追加

ステッパーによりウエハを露光した場合においても、当該ウエハを個片化して得られた、ガラス基板で封止された半導体チップの製造歩留まりを向上させ、また、当該半導体チップを含む半導体装置の障害発生を減少させてその信頼性を向上させることができる接合ウエハの製造方法を提供する。 - 特許庁

To provide a silicon epitaxial wafer which has high gettering capability and is capable of reducing the total cost of semiconductor device fabrication, by facilitating film thickness control in each device process to be carried out readily and enabling the process of thinning the silicon substrate, after finishing the device fabrication to be carried out readily.例文帳に追加

高ゲッタリング能力を有し、なおかつデバイスプロセスの各工程において膜厚管理を容易にし、またデバイス作製後のシリコン基板の薄膜化工程を容易にするなどして、半導体デバイス作製のトータルコストを削減できるシリコンエピタキシャルウェーハを提供することを目的とする。 - 特許庁

A reticle 11 as a photomask is provided with a mask pattern 12 relating to fabrication of elements on a semiconductor wafer as well as with an auxiliary pattern 13 to correct the line degeneration due to at least the influences of exposure, which effectively functions for the pattern resolution for microfabrication of elements.例文帳に追加

フォトマスクとしてのレチクル１１において、半導体ウェハ上への素子形成に関するマスクパターン１２と共に、少なくとも露光時の影響によるライン縮退を補正する補助パターン１３が付加されており、微細な素子形成のためのパターン解像に有効に働く。 - 特許庁

A semiconductor fabrication apparatus comprises an exposure unit 30, provided within a chamber 10 for exposing a design pattern on a resist film applied on a wafer 20; and a liquid recycle unit 40 for supplying a liquid 23 for use in immersion lithography that raises the numerical aperture of exposure light during exposure to the wafer 20, while recycling the liquid 23.例文帳に追加

半導体製造装置は、チャンバ１０内に設けられ、ウェハ２０上に塗布されたレジスト膜に設計パターンを露光する露光部３０と、露光時にウェハ２０の上に露光光の開口数値を上げる液浸リソグラフィ用の液体２３を再利用しながら供給する液体リサイクル部４０とから構成されている。 - 特許庁

To provide a technology of solving such a problem that there is the case that no acceptable product chips are present on an entire wafer at an early stage of developing a semiconductor since a margin of a process decreases accompanied by the micro-fabrication of the semiconductor and the complexity of the process, it becomes difficult to satisfy conditions in the process, and when fixed point inspection is executed, a suitable reference image for relative inspection cannot be imaged.例文帳に追加

半導体の微細化、プロセスの複雑化に伴いプロセスのマージンは減り、プロセスの条件出しが難しくなっているため半導体の開発初期においてはウェーハ全面において良品チップが存在しない場合があり、定点検査を実行する場合において、比較検査のための適切な基準画像を撮像することができないという課題を解決する技術を提供する。 - 特許庁

To provide a reverse blocking insulated gate type bipolar transistor for reducing the occupation area ratio of the isolation region per chip, which becomes a problem if the thickness of a thin wafer (semiconductor substrate) is equal to 150 μm or less, which can avoid the tradeoff between on voltage property and turn off loss, and also for shortening diffusion time, and its fabrication method.例文帳に追加

オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法の提供。 - 特許庁

After a voltage stress or a current stress is applied to an MIS transistor formed in the scribe region of a semiconductor wafer for forming a product, the S factor, threshold voltage or transconductance characteristics of the transistor is measured, and the results are compared with specified management values, thus managing the fabrication process.例文帳に追加

製品が形成される半導体ウエハのスクライブ領域にＭＩＳトランジスタを形成し、電圧ストレス又は電流ストレスを付加した後に、トランジスタのＳ因子、闘値電圧又は相互コンダクタンス特性を測定し、その測定結果と所定の管理値を比較・判定することで製造工程の管理を行う。 - 特許庁

A method of fabricating an epitaxial compound semiconductor III-V wafer suitable for the subsequent fabrication of at least two different types of integrated active devices (such as an HBT and an FET) on such wafer is provided by providing a substrate; growing a first epitaxial structure on the substrate; and growing a second epitaxial structure on the first epitaxial structure.例文帳に追加

ウエハ上に（ＨＢＴ及びＦＥＴのような）少なくとも２つの異なるタイプの集積活性デバイスをその後に作製するのに適したエピタキシャル第３〜５族化合物半導体ウエハを作製する方法を、基板を提供するステップ；基板上に第１のエピタキシャル構造体を成長させるステップ；及び第１のエピタキシャル構造体上に第２のエピタキシャル構造体を成長させるステップによって構成した。 - 特許庁