「sequence circuit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The driving circuit 6 replaces the writing sequence to the color pixels 4 by 2 frames while keeping the sequence of the respective colors within the color pixels 4 constant.例文帳に追加

駆動回路６は、カラー画素４内での各色の順序を一定としつつ、カラー画素４への書き込みの順序を２フレームごとに入れ替える。 - 特許庁

An information processor comprises a sequence security circuit operated by a protocol different from that of a bus connected to a CPU, the sequence security circuit connected to the same bus as connected to a bus master for performing write-DMA.例文帳に追加

ＣＰＵが接続されるバスとは異なるプロトコルによって動作し、ライトＤＭＡを行うバスマスタが接続されるのと同じバスに接続される順序保障回路を備える。 - 特許庁

The input test pattern is inputted into the logic circuit prior to the replacement of the sequence circuit by the combination circuit, thereby generating an expectation value test pattern (step S3).例文帳に追加

そして、順序回路を組み合わせ回路で置換する前の論理回路に上記入力テストパターンを入力して期待値テストパターンを生成する（ステップＳ３）。 - 特許庁

Moreover, the processing circuit is reconfigured from the circuit information in the sequence stored in the local memory 22 to execute the processing in the processing circuit sequentially.例文帳に追加

さらに、ローカルメモリ２２に保持されている順番で、回路情報から処理回路を再構成し、その処理回路での処理の実行を、順次行わせる。 - 特許庁

Each sampling circuit incorporates a circuit which collects the samples corresponding to the ideal sampling points at least once in each period T, a circuit which compares a plurality of collected sampled with a correlation sequence, and a circuit which outputs synchronization detecting signals SYNC0 and SYNC1 correspondingly to the coincidence between the samples and correlation sequence, when the samples and sequence sufficiently coincide with each other.例文帳に追加

各サンプリング回路は各複数の理想的なサンプル点に対応するサンプルを周期Ｔ当たり少なくとも１度取る回路と、或る複数の取得したサンプルと或る相関シーケンスとを比較する回路と、両方が十分一致するとこれに応じて同期検出信号ＳＹＮＣ_0、ＹＮＣ_1を出力する回路を含む。 - 特許庁

When an initialization sequence by use of a reset signal transmitted from a power-on reset circuit 2 to a memory initialization circuit 7 fails, a memory control part 5 controls an initialization control circuit 6, so that the memory initialization circuit 7 transmits the initialization control signal, and the memory initialization circuit 7 executes the initialization sequence.例文帳に追加

パワーオンリセット回路２からメモリ初期化回路７へのリセット信号発信による初期化シーケンスに失敗した場合、メモリ制御部５は、初期化制御回路６を制御して、メモリ初期化回路７に初期化制御信号を発信させ、再度、メモリ初期化回路７に初期化シーケンスを実行させる。 - 特許庁

A GOLD sequence pseudo-random number generating circuit is configured of M-sequence pseudo-random number generating circuits 10A and 20A, and an exclusive OR operation circuit XOR30 for generating GOLD sequence pseudo-random numbers, by performing exclusive OR operations, between M-sequence pseudo-random numbers generated by the M-sequence pseudo-random number generating circuits 10A and 20A.例文帳に追加

Ｍ系列擬似乱数生成回路１０Ａ，２０Ａと、それらＭ系列擬似乱数生成回路１０Ａ，２０Ａが生成するＭ系列擬似乱数の間の排他的論理和演算を行ってＧＯＬＤ系列擬似乱数を生成する排他的論理和演算回路ＸＯＲ３０とからなる、ＧＯＬＤ系列擬似乱数生成回路である。 - 特許庁

A date information fetching circuit 20 fetches recording date and hour information of the moving pictures and applied the recording date and hour information to a date sequence decision circuit 32.例文帳に追加

日付情報取出し回路２０は、動画の記録日時情報を取り出し、日付順判断回路３２に印加する。 - 特許庁

To provide a semiconductor integrated circuit which allows reduction of the time required for operation verification of a sequence circuit provided therein.例文帳に追加

内部に備えられた順序回路の動作検証にかかる時間を短縮できる半導体集積回路を提供すること - 特許庁

Furthermore, a control signal from a monostable multivibrator circuit 22 and N-stages of shift register circuits 23 controls the sequence circuit 26.例文帳に追加

また、順序回路２６は、モノマルチバイブレータ回路２２およびＮ段のシフトレジスタ回路２３からの制御信号により制御される。 - 特許庁

A caption 21 of the demodulation circuit 2 is a FIR(Finite Impulse Response) filter that uses the sequence h[-k] that is the inversion of the time base of the sequence h[k] for its filter coefficients, and a caption 22 is a FIR filter that uses the sequence h[k] for its filter coefficients.例文帳に追加

復調回路２の２１は数列 ｈ[ｋ] の時間軸を反転させた数列 ｈ[-ｋ] をフィルタ係数とするFIR フィルタであり、２２は ｈ[ｋ] をフィルタ係数とする FIRフィルタである。 - 特許庁

The power source circuit 7 transmits finish of change to the power source voltage control circuit 10, the power source voltage control circuit 10 transmits power source voltage change finish control signal to the sequence circuit.例文帳に追加

電源回路７は変更終了を電源制御回路１０に伝達し、電源制御回路１０はシーケンス回路に電源電圧変更完了制御信号を伝達する。 - 特許庁

The controller part 471 has a sequence processing circuit 51 comprising a signal halt detecting circuit 48 for detecting the halt of the detected signal, a signal delaying circuit 49, and a logic circuit 50.例文帳に追加

制御部４７_1 は被検出信号の停止を検出する信号停止検出回路４８と信号遅延回路４９及び論理回路５０からなるシーケンス処理回路５１を有する。 - 特許庁

The control part 471 has a sequence processing circuit 51 consisting of a signal stoppage detecting circuit 48 detecting the stoppage of the signal to be detected, a signal delaying circuit 49 and a logical circuit 50.例文帳に追加

制御部４７_１ は被検出信号の停止を検出する信号停止検出回路４８と信号遅延回路４９及び論理回路５０からなるシーケンス処理回路５１を有する。 - 特許庁

To provide a technique for configuring a logic circuit including a sequence circuit with a wired logic circuit mainly employing wired logics so as to employ a low voltage power supply for a semiconductor logic integrated circuit.例文帳に追加

順序回路を含む論理回路を、配線を主体とする配線による論理回路で構成して半導体論理集積回路の低電圧化を可能にする技術を提供する。 - 特許庁

To provide a method for preparing a sequence circuit diagram allowing specification of wiring order and the kind of a wire.例文帳に追加

配線順、線種を特定できるシーケンス回路図を作成する方法を提供すること。 - 特許庁

A sequencer 14 reads the music sequence data from the memory 13 and outputs the data to a sound source circuit 9.例文帳に追加

シーケンサ１４はメモリ１３から楽曲シーケンスデータを読み出し、音源回路９へ出力する。 - 特許庁

The sequence processing method further includes a net list generation step for generating the net list from the logic circuit, preferably.例文帳に追加

論理回路から上記ネットリストを生成するネットリスト生成ステップをさらに有するとよい。 - 特許庁

In this case, the test response analysis circuit, preferably, prepares bit sequence signal.例文帳に追加

この場合において、テスト応答解析回路は、ビットシーケンス信号の作成を行うことが好ましい。 - 特許庁

A drive circuit 3 is to monitor the sequence of the test drive signals applied to the organic EL panel 2.例文帳に追加

駆動回路３は有機ＥＬパネル２に印加する検査駆動信号のシーケンスを監視する。 - 特許庁

To provide a semiconductor testing device using a sequence control circuit, capable of heightening operation speed.例文帳に追加

動作速度を高速化できるシーケンス制御回路を用いた半導体試験装置を実現すること。 - 特許庁

A buffer circuit 10 outputs a non-inverted pulse and an inverted pulse upon receiving a reference pulse sequence.例文帳に追加

バッファ回路１０は、基準パルス列を受けて、非反転パルス及び反転パルスを出力する。 - 特許庁

A sequence control circuit 30 controls the selection of generating the algorithm pattern or random pattern.例文帳に追加

アルゴリズムパターンの発生又はランダムパターンの発生の選択はシーケンス制御回路３０が行う。 - 特許庁

To change a control circuit for sequence control without needing technical knowledge for programming.例文帳に追加

プログラミングの専門の知識を必要とせずにシーケンス制御のための制御回路の変更を行う。 - 特許庁

A frequency analysis circuit 75 executes the Fourier transformation for the measured time sequence of the index values.例文帳に追加

周波数解析回路７５は、測定される指標値の時系列に対してフーリエ変換を施す。 - 特許庁

The read circuit includes a sequence detector, a signal-dependent adaptive engine, and a signal-dependent post processor.例文帳に追加

リード回路は、シーケンス検出器、信号依存適応性エンジン、及び信号依存ポストプロセッサを含む。 - 特許庁

a control circuit that goes on each stage of the control of movement according to a predecided sequence 例文帳に追加

あらかじめ定めた順序に従って,制御動作の各段階を遂次進めていく制御回路 - EDR日英対訳辞書

A serial/parallel converter generates a reception signal sequence from the reception signal, and a delay circuit delays the reception signal sequence for each predetermined delay time.例文帳に追加

シリアル・パラレル変換器は受信信号から受信信号系列を生成し，遅延回路は受信信号系列を予め定めた遅延時間毎に遅延させる。 - 特許庁

To allow reusing a test pattern and a test sequence already generated when a sequence circuit having the already generated test pattern, is changed.例文帳に追加

テストパターンが既に生成されている順序回路に回路変更が行われた場合に、既に生成されたテストパターン、テストシーケンスを再利用することを可能にする。 - 特許庁

When determined that the integration of the number of under-rated water amount operations is greater than the set number of times ns, the sequence circuit starts a forcibly stopping sequence.例文帳に追加

前記シーケンス回路は、暗水量運転回数の積算が設定回数ｎｓより大きいと判断した場合、強制停止シーケンスを起動する。 - 特許庁

To provide a circuit comment data preservation method for preserving the circuit comment data of a circuit edited/prepared by using a sequence program editing device for allowing a user to display adaptive circuit comments without especially inputting any instruction in displaying his or her desired sequence program.例文帳に追加

シーケンスプログラム編集装置を用いて編集／作成された回路の回路コメントデータを保存する回路コメントデータ保存方法に関し、ユーザが所望するシーケンスプログラムを表示する際に特に指示入力することなく適合する回路コメントを表示させること。 - 特許庁

The transmission circuit 5 includes a data modulation circuit 39 which converts a transmission signal 102 of a data sequence into a transmission signal 103 of a symbol sequence, a plurality of modulation circuits 3a-3k corresponding to respective radio modes, and a switching circuit 4 which selects a modulation circuit.例文帳に追加

送信回路５は、データ系列の送信信号１０２をシンボル系列の送信信号１０３に変換するデータ変調回路３９と、無線モードに対応した複数の変調回路３ａ〜３ｋと、変調回路を選択するスイッチ回路４とを含む。 - 特許庁

A chaos generating circuit 2 generates a chaos sequence by giving an initial value generated by the initial value generating circuit to a nonlinear map function and a logic circuit 4 applies a logic arithmetic processing to the chaos sequence and an original signal to encrypt the original signal.例文帳に追加

カオス発生回路２は初期値発生回路で発生した初期値を非線形写像関数に与えてカオス数列を発生し、このカオス数列と原信号を論理回路４で演算することにより原信号を暗号化する。 - 特許庁

In the order of sending bytes from the cell loss detecting circuit, a sequence number generating circuit 12 generates a sequence number N of N=N+1 in the case of no loss or of N=N+M in the case of presence of loss.例文帳に追加

シーケンス番号生成回路１２は、セル損失検出回路からのバイトの送出順に、損失が無い場合はＮ＝Ｎ＋１、損失が有る場合はＮ＝Ｎ＋Ｍのシーケンス番号Ｎを生成する。 - 特許庁

A phase error can be calculated without using the data fetch time TFFT in such a manner that a sequence inverting circuit inverts the sequence with respect to data inputted to the digital frequency phase detection circuit.例文帳に追加

ディジタル周波数位相検出回路に入力するデータを順序反転回路により順序を反転させることで、データ取り込み時間Ｔ_FFTを用いることなく、位相誤差を求めることができる。 - 特許庁

This despreading circuit 21 fetches, in a transmission data the sequence of all the channels from a transmission system via a delay circuit 22, and despreads the CDM-SS reception signal in the transmission data sequence of all the channels.例文帳に追加

この逆拡散回路２１は送信系から全チャネルの送信データ系列を遅延回路２２を介して取り込み、ＣＤＭ−ＳＳ受信信号を全チャネルの送信データ系列で逆拡散する。 - 特許庁

An interpolation circuit (Lagrange circuit) outputs an output sample sequence with a timing phase synchronously with a given optional clock signal by executing the interpolation of the secondary sample sequence that is an output of the 2nd sampler.例文帳に追加

補間回路（LAGRANGE）は、第２サンプラーの出力二次サンプル系列の補間を実行することにより所与任意のクロック信号に同期したタイミング位相を有する出力サンプル系列を周期Ｔで出力する。 - 特許庁

Next, the circuit 36 compares the likelihood of the decision signal sequence with that of a change signal sequence obtained by changing a part of its symbol, substitutes the decision signal sequence with the change signal sequence only when the likelihood of the change signal sequence is larger than that of the decision signal sequence, repeats the operation preliminarily determined number of times and outputs a final decision signal sequence to an output terminal O.例文帳に追加

次に、判定信号系列補正回路３６は、判定信号系列の尤度と、その一部のシンボルを変えた変更信号系列の尤度を比較し、変更信号系列の尤度が判定信号系列の尤度よりも大きい場合にのみ判定信号系列を変更信号系列に置き換え、この操作をあらかじめ決めた回数だけ繰り返して、最終的な判定信号系列を出力端子Ｏへ出力する。 - 特許庁

A sequence circuit obtains a logical product of an output of each circuit selector relay element and an output of the blinder relay, a breaker of the accident circuit is tripped by a logical sum of each output.例文帳に追加

シーケンス回路は、各回線選択リレー要素の出力とブラインダーリレーの出力との論理積を得、各出力の論理和で事故回線のしゃ断器をトリップする。 - 特許庁

A circuit simulation part 104 executes Monte Carlo analysis by using a signal path random number sequence 115 corresponding to each partial circuit, and obtains a desired circuit characteristic distribution 117.例文帳に追加

回路シミュレーション部１０４は、各部分回路と対応する信号パス乱数列１１５を用いてモンテカルロ解析を実行して、所望の回路特性分布１１７を得る。 - 特許庁

A zero-crossing point sequence monitoring circuit 6 monitors the phase sequence of the zero-crossing point obtained from the comparator 3 to restrain gate control if an abnormality is detected and to permit the output at the zero-crossing point in accordance with the phase sequence when in order.例文帳に追加

ゼロクロスポイント順序監視回路６により、コンパレータから得るゼロクロスポイントの相順を監視し、その異常にはゲート制御を抑止し、正常であれば相順に合わせたゼロクロスポイント出力を許容する。 - 特許庁

The control part 471 has a sequence processing circuit 51 consisting of a signal stoppage detecting circuit 48 detecting the stoppage of the signal to be detected of the part 471, a signal delaying circuit 49 and a logical circuit 50.例文帳に追加

制御部４７_１ は被検出信号の停止を検出する信号停止検出回路４８と信号遅延回路４９及び論理回路５０からなるシーケンス処理回路５１を有する。 - 特許庁

This device consists of a parameter estimation circuit 21, a square computing element 22, a replica signal generation circuit 23, a complex subtracter 24, a simplification algorithm circuit 35 and a decision signal sequence correction circuit 36.例文帳に追加

パラメータ推定回路２１、２乗演算器２２、レプリカ信号生成回路２３、複素減算器２４、簡略化アルゴリズム回路３５、及び判定信号系列補正回路３６から構成されている。 - 特許庁

A chaos generating circuit 11 generates a chaos sequence by allowing an adder circuit to sum the initial value extracted by an initial value extract circuit and an error generated by an error signal generating circuit and gives the sum to a nonlinear map function and a logic circuit 12 applies a logic arithmetic operation to the chaos sequence and the encrypted signal to decode the encrypted signal into the original signal.例文帳に追加

カオス発生回路１１では、初期値抜き取り回路で抜き取った初期値に誤差信号発生回路で発生した誤差を加算回路で加算して非線形写像関数に与えてカオス数列を発生し、このカオス数列と暗号化信号を論理回路１２で演算することにより元の原信号に復号化する。 - 特許庁

A control circuit substrate 7 mounting a control circuit for amplifying the output signal from the Zero- phase-sequence Current Transformer 3 to energize a tripping coil 8, thereby tripping a contact of the main circuit is horizontally arranged, and the Zero- phase-sequence Current Transformer 3 is mounted on the control circuit substrate 7.例文帳に追加

この零相変流器３からの出力信号を増幅し引き外しコイル８を励磁して主回路の接点９を引き外すための制御回路６を搭載した制御回路基板７を水平に配置し、制御回路基板７に零相変流器３を取り付けて形成されている。 - 特許庁