「sequence circuit」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A thermistor voltage outputted from a low-pass filter 312 is inputted to the sequence controller 77 and monitored and the sequence controller 77 delivers D/A set data to the APC circuit 313 depending on that voltage.例文帳に追加

ローパスフィルタ３１２が出力したサーミスタ電圧は、シーケンスコントローラ７７に入力されてサーミスタ電圧は監視され、その電圧に応じて、シーケンスコントローラ７７は、ＡＰＣ回路３１３へＤ／Ａ設定データを出力する。 - 特許庁

A symbol point extract circuit 43 discriminates which order number of a data sequence is a symbol point through correlation utilizing it that the frame data are known in the data sequence received at a sampling rate eight times the symbol rate to extract the symbol points.例文帳に追加

シンボル点抽出回路４３は、シンボルレートに対して８倍のサンプリングレートで入力されるデータ列のうち、フレームデータが既知であることを利用して相関をとることにより、何番目のデータ列がシンボル点であるかを判定してシンボル点の抽出をする。 - 特許庁

This high-frequency amplifier includes: an amplifier element including a transistor sequence with a plurality of unit transistors 3 connected in parallel to one another for amplifying a high frequency; and circuit elements 2 of output rectifier circuits each formed between fingers of the unit transistors 3 adjacent to each other in the transistor sequence.例文帳に追加

複数の単位トランジスタ３が並列に接続されたトランジスタ列からなり、高周波を増幅する増幅素子と、トランジスタ列の隣り合った単位トランジスタ３のフィンガ間にそれぞれ形成された出力整合回路の回路素子２とを備える。 - 特許庁

A generating circuit 11D generates a header describing information required for decoding by data distribution/parallel processing at the receiver side in the case of multiplexing the encoded data sequence subjected to parallel processing by an encoding section 11, and the header is communicated by inter- socket communication other than that for the encoded data sequence.例文帳に追加

符号化部１１で並列処理された符号化データ系列の多重化に際して、受信側でのデータ分配・並列処理による復号に必要な情報を記したヘッダを生成回路１１Ｄで作成し、符号化データ系列とは別のソケット間通信を行う。 - 特許庁

A bit sequence change bus 28 connects output terminals Q0 to Q7 of a latch counter IC 22 consisting of an 8-bit counter 24 and a latch circuit 26 to data input terminals D0 to D7 of a CPU 40 while changing the sequence.例文帳に追加

８ビットのカウンタ２４とラッチ回路２６とにより構成されるラッチカウンタＩＣ２２の出力端子Ｑ０〜Ｑ７をビット順列変更バス２８によりその順列を変更してＣＰＵ４０のデータ入力端子Ｄ０〜Ｄ７に接続する。 - 特許庁

The main control circuit 71 of the slot machine 1 has the function of controlling the stop of the variable display operation of the reels 3L, 3C and 3R in the sequence different from a normal stop sequence when a combination of the figures stopping along the prescribed line determined presents a prescrised display mode.例文帳に追加

スロットマシン１の主制御回路７１は、決定された所定のラインに沿って停止する図柄の組合せが所定の表示態様となる場合、リール３Ｌ，３Ｃ，３Ｒの変動表示動作を通常の停止順序とは異なる停止順序で停止制御する機能を有することを特徴とする。 - 特許庁

When a print request is issued during the termination processing sequence, an electric power supplied to an exciting coil 25 via an exciting circuit 75 is dropped to zero by a controlling means 79 during the start-processing sequence, and after an appropriate interval, heating with full power is restarted by the controlling means 79.例文帳に追加

終了処理シーケンス中に印字要求があった場合、制御手段７９が、開始処理シーケンス中に一旦励磁回路７５を介した励磁コイル２５への投入電力をゼロに落とし、適切なインターバルをおいた後、再度フルパワーで加熱を再開させる。 - 特許庁

Logical signal sequence data previously programmed with a circuit of the semiconductor element disposed in an ambient temperature area is introduced into a superconductive shifter in which a magnetic flux quantum is used as a carrier, shifted by a clock by the magnetic flux quantum, and logical signal sequence data of a high speed such as 10 GHz or more is output.例文帳に追加

室温領域にある半導体素子による回路であらかじめプログラムされた論理信号列データを、磁束量子を信号の担体とする超電導シフト回路に導入して、磁束量子によるクロックでシフトさせて、１０ギガヘルツ以上の高速の論理信号列データを出力させる。 - 特許庁

A maximum likelihood estimate circuit 113 receives candidates of the transmission signal sequences and metrics corresponding to the candidates and outputs a transmission signal sequence whose metric value is least as a final transmission signal sequence.例文帳に追加

最尤推定回路１１３は、送信信号系列記憶回路１１１に記憶されている送信信号系列の候補と、これに対応したメトリックとの中で最も小さい値を示す送信信号系列を最終的な送信信号系列として出力する。 - 特許庁

Out of data sequence being delivered from the control circuit 30, a data sequence for the storage units 21, 23, 25 and 27 constituting a first group, i.e., first data SDA1, is delivered to the storage units 21, 23, 25 and 27 constituting the first group through a first data signal line DL1.例文帳に追加

制御回路３０から送出されるデータ列のうち、第１グループを構成する記憶装置２１、２３、２５、２７に対するデータ列である第１データＳＤＡ１は、第１データ信号線ＤＬ１を介して第１グループを構成する記憶装置２１、２３、２５、２７に供給される。 - 特許庁

Furthermore, individual module substrates for a program ROM for protective relay calculation, a program ROM for sequence processing, a setting value ROM for protective relay calculation, and a setting value ROM for sequence processing may be mounted on the printed circuit board for arithmetic processing via a removable connector.例文帳に追加

さらに、保護リレー演算用プログラムＲＯＭ、シーケンス処理用プログラムＲＯＭ、保護リレー演算の整定値ＲＯＭ、シーケンス処理用の整定値ＲＯＭの各個別のモジュール基板を、演算処理用プリント基板に着脱可能なコネクタを介して実装してもよい。 - 特許庁

To provide a matched filter that utilizes the regularity of a reference signal sequence group so as to eliminate the need for parallel mounting of n-sets of the matched filters with respect to n-kinds of reference signal sequences on the basis of a hierarchical structural code sequence group thereby suppressing the circuit scale from increasing.例文帳に追加

参照信号系列群の規則性を利用することにより、階層構造符号系列群に基づくｎ種の参照信号系列に対するｎ個のマッチドフィルタの並列実装を回避し、回路規模の増大を抑えることができるマッチドフィルタを提供することを目的とする。 - 特許庁

The phase of the positive-phase sequence voltage of a bus bar of the substation 1 and the phase of the PT 10 are compared at all times, and a variation Δθ of the substation 1 side positive-phase sequence voltage phase and the power-source 9 side voltage phase which is computed by a phase comparing circuit 14, and synchronism is detected.例文帳に追加

変電所１の変電所母線の正相電圧の位相と分散電源９のＰＴ１０の位相を常時比較しておき、位相比較回路１４で、変電所１側の正相電圧位相と分散電源９側の電圧位相の変動Δθを演算し、同期を検出する。 - 特許庁

A driving sequence generating circuit 16A increases or decreases only the number of the maintaining discharge pulses of the specific subfield according to the sequence control signal without varying the total number of maintaining discharge pulses of multiple subfields in one field.例文帳に追加

駆動シーケンス生成回路１６Ａは、シーケンス制御信号に応じて、１フィールド内の複数のサブフィールドの維持放電パルス数の総数を変更することなく、所定のサブフィールドの維持放電パルス数のみを増減調整する。 - 特許庁

AND circuits A0, A1, A2, A3,..., An and an adder circuit 40 in the orthogonal code generator apply a logical arithmetic operation to sequence numbers and position numbers to generate an orthogonal code sequence without the need for storing the numbers to a memory in advance.例文帳に追加

直交符号生成装置は、系列番号と位置番号とを論理積回路Ａ_0，Ａ_1，Ａ_2，Ａ_3，・・・，Ａ_nおよび加算回路４０で論理演算することにより、メモリに予め格納することなく、直交符号系列を発生させることができる。 - 特許庁

The output circuit includes a feedback, and several taps within the (n) stages, to scramble logic values within the sequence of (n) bits outputted from the shift registers, thus effectively preventing in most instances the sequence of bits from exceeding (n) number of the same logic value.例文帳に追加

出力回路は、フィードバックと、ｎ個のステージ内のいくつかのタップを含み、シフト・レジスタから出力されたｎビットのシーケンス内の論理値にスクランブルをかけて、ビット・シーケンスがｎ個の同一論理値を超えるのを有効に防止する。 - 特許庁

At the time of automatically generating a ladder sequence program specification 5, logic circuit information to be converted into a ladder sequence is extracted as extracted information 11 from a control design specification data base 7 and a design information data base 9 by an information extracting part 10, and transferred to a symbol corresponding circuit generating part 12 and a ladder logic circuit generating part 13.例文帳に追加

ラダーシーケンスプログラム仕様書５を自動生成する時には、情報抽出部１０でラダーシーケンスへ変換する論理回路情報を制御設計仕様書データベース７及び設計情報データベース９から抽出情報１１として抽出し、シンボル対応回路生成部１２とラダー論理回路生成部１３に渡される。 - 特許庁

A flexible piece side inclined face 58a abuts on the inclined face 47a of the regular sequence fitting projection 47 so as to depress the regular sequence fitting projection 47 when the second connector member 40 for the control circuit is not securely fitted to the first connector part 10 for the control circuit is formed on an elastic flexible piece 58 of a second connector member 50 for a detection circuit.例文帳に追加

検知回路用の第２コネクタ部材５０の弾性可撓片５８には、制御回路用の第２コネクタ部材４０が制御回路用の第１コネクタ部１０と確実に嵌合していないときに、正規順序嵌合用突起４７の傾斜面４７aに当接して正規順序嵌合用突起４７を押し込む可撓込片側傾斜面５８aが形成されている。 - 特許庁

The failure block detection circuit 10 is activated in the initial stage of test control sequence when batch write test is performed in units of batch erase or write for unit erase of the memory cell array 1 and a control circuit 7 controls interruption of drive voltage supply to a failure memory cell based on the output from the failure block detection circuit 10 in the test sequence thereof.例文帳に追加

不良ブロック検出回路１０は、メモリセルアレイ１の消去単位での一括消去又は書き込み単位での一括書き込みのテストを行う際にそのテスト制御シーケンスの初期に活性化され、制御回路７はそのテストシーケンスにおいて、不良ブロック検出回路１０の検出出力に基づいて不良メモリセルへの駆動電圧供給の停止を制御する。 - 特許庁

A transistor 4 is not turned off until a fixed time elapses from a start of an ignition sequence in the safety circuit 31, but the fixed time is shortened by a timer acceleration circuit 32, and if the transistor 4 is turned off by a transistor 2 being turned on, the safety circuit 31 is determined as normal, so that the normal ignition sequence is executed thereafter.例文帳に追加

安全回路３１内には点火シーケンスが開始されてから一定の時間が経過するまでトランジスタ４をオフしないが、タイマ加速回路３２によってその一定時間を短縮させ、トランジスタ２をオンすることによってトランジスタ４がオフになれば安全回路３１は正常であるとして、その後に通常の点火シーケンスを実行するようにした。 - 特許庁

In a system which has to guarantee the shutdown sequence of the main power supply, a shutdown sequence function circuit is arranged under a power supply line which can be switched by main power supply voltage VIN and sub-power supply voltage (inner voltage) VCC, and the power supply line is switched by a power supply voltage switching circuit 105 including a power supply voltage monitoring circuit 104 and an analog switch 105.例文帳に追加

主電源のシャットダウンシーケンスを保障しなければならないようなシステムにおいて、シャットダウンシーケンス機能回路を主電源電圧ＶＩＮとサブ電源電圧（内部電圧電圧）ＶＣＣで切り替え可能な電源ラインの下に置き、その切り替えを電源電圧監視回路１０４、およびアナログスイッチを含む電源電圧切替回路１０５によって行う。 - 特許庁

Spectrum signal converting circuits 1843 and 1844 can be selected as plural code converting process means for converting a 1st code sequence to a 2nd code sequence, and a control circuit 1848 selects either of a code converting process by the spectrum signal converting circuit 1843 or 1844 according to converting process speed control information inputted through an input circuit 1847.例文帳に追加

第１の符号列を第２の符号列に変換するための複数の符号変換処理手段としてのスペクトル信号変換回路１８４３及び１８４４が選択可能とされ、入力回路１８４７を介して入力された変換処理速度制御情報に基づいて、制御回路１８４８が複数のスペクトル信号変換回路１８４３又は１８４４による符号変換処理のいずれかを選択する。 - 特許庁

This circuit comprises a sequential access memory circuit configured to sequentially store or output image data for display received through data pins and a timing control circuit configured to provide address information to the access memory circuit in sequence through the data pins.例文帳に追加

この回路は、データピンを介して受信されたディスプレイのためのイメージデータを順次に記憶または出力するように構成された順次アクセスメモリ回路、及びデータピンを介して順次アクセスメモリ回路にアドレス情報を提供するように構成されたタイミング制御回路で構成されている。 - 特許庁

The m stage flipflop 260 sequentially holds outputs of the one shift circuit 220 or the n shift circuit 230 after setting an initial value, outputs an internal state corresponding to a shifted M sequence to a latching circuit 270 to make the latching circuit 270 output the external state as an m-bit bus signal.例文帳に追加

ｍ段フリップフロップ２６０は、初期値設定後、１シフト回路２２０あるいはｎシフト回路２３０の出力を順次保持し、シフト後のＭ系列に相当する内部状態をラッチ回路２７０に出力し、ｍビットのバス信号として出力させる。 - 特許庁

The sequence program is divided using a process object having a common interface, and the process object is described as an operational flow that uses a trigger circuit, a precondition circuit, a process circuit, a start signal, an in-process signal, an end signal, and an exception circuit.例文帳に追加

そして、本発明では、共通のインターフェースを有する工程オブジェクトでシーケンスプログラムを分割し、工程オブジェクトを、トリガ回路と、事前条件回路と、工程回路と、開始信号と、実行中信号と、終了信号と、例外回路とを用いる運転フローとして記述する。 - 特許庁

To enable a single automatic program generation routine to deal with plural data formats of circuit chart input software concerning a method for automatically generating a sequence program directly from a logic circuit chart.例文帳に追加

論理回路図から直接シーケンスプログラムを自動生成する方法において、単一のプログラム自動生成ルーチンで、複数の回路図入力ソフトのデータ形式に対応可能とする。 - 特許庁

When a low voltage detecting circuit detects that the voltage of the battery drops below the reference voltage in this sequence, the circuit activates a low battery detection signal S.例文帳に追加

このシーケンスの中で、電池が基準電圧を下回ったことを低電圧検出回路が検出すると、低電圧検出回路はローバッテリー検出信号Ｓをアクティブにする。 - 特許庁

The electronic circuit is controlled in accordance with a specified sequence based on the outputs of the battery check circuit 27 and the comparator 70 by the CPU 15.例文帳に追加

そして、ＣＰＵ１５により、上記バッテリチェック回路２７及びコンパレータ７０の出力に基いて、上記電子回路が所定のシーケンスに従って制御される。 - 特許庁

In the information sequence extraction circuit 3a of a receiver 101, a characteristic value analysis circuit 31 calculates the characteristic value and characteristic vector of a reception correlation matrix.例文帳に追加

受信装置１０１に係る情報系列抽出回路３ａにおいて、固有値解析回路３１は、受信相関行列の固有値および固有ベクトルを算出する。 - 特許庁

To provide communication equipment ensuring secrecy by installing a random number generating circuit for using a random number sequence as interpolation data, in communication equipment provided with an encipherment processing circuit for enciphering transmission data having interpolation data.例文帳に追加

補間データを有する送信データを暗号化する暗号化処理回路を有した通信装置において、補間データとして乱数系列を使用するための乱数発生回路を有することにより、秘匿性を保った通信装置を提供する。 - 特許庁

The master clock generator circuit 47 then generates a basic clock, outputs a clock signal to an SCL line, and causes a master transfer sequencer circuit 48 to execute a transfer sequence.例文帳に追加

これによりマスタ・クロックジェネレータ回路４７は基本クロックを発生してＳＣＬラインにクロック信号を出力すると共に、マスタ・転送シーケンサ回路４８に転送シーケンスを実行させる。 - 特許庁

An SW circuit 121 included in the circuit 120 switches and outputs the output signals of CCD1 and CCD2 in sequence and at a prescribed time interval.例文帳に追加

読取信号処理回路１２０内において、ＳＷ回路１２１は、ＣＣＤ１の出力信号とＣＣＤ２の出力信号を所定時間間隔で順次切り換えて出力する。 - 特許庁

To reduce the load on a circuit due to processing of a tail bit, added to the end of a information sequence in a turbo encode and a turbo decoder, and to reduce the power consumption of the circuit.例文帳に追加

ターボ符号・復号器において、情報系列の末尾に付加されるテールビットの処理に伴う回路負担を軽減し、併せて、回路の消費電力も削減すること。 - 特許庁

In the case of the usual image mode, the memory control circuit 20 instructs a memory address where data written in one preceding frame is read in the same sequence to a memory circuit 19.例文帳に追加

通常画像モードの場合、メモリ制御回路２０は、１フレーム前に書込んだデータを同じ順番で読み出せる様なメモリ・アドレスをメモリ回路１９に指示する。 - 特許庁

In the case of the upside down image mode, the memory control circuit 20 instructs a memory address where data written in one preceding frame is read in the opposite sequence to the memory circuit 19.例文帳に追加

上下反転画像モードの場合、メモリ制御回路２０は、１フレーム前に書込んだフィールドのデータを書込みとは逆の順番で読み出せる様なメモリ・アドレスをメモリ回路１９に指示する。 - 特許庁

An external signal 9a is input through an input/output interface circuit 6 and an abnormality detection circuit 5 and sent to the sequence processing unit 1 and the servo control 2.例文帳に追加

入出力インタフェース回路６および異常検出回路５を経て外部信号９ａが入力され、この外部信号９ａはシーケンス演算部１およびサーボ制御部２へ送られる。 - 特許庁

A reception circuit 362 is coupled with the signal-processing circuit 370 to receive the 2nd data signals with each transmission frequency in the prescribed sequence.例文帳に追加

受信回路３６２は、第２の複数のデータ信号の各データ信号を上記所定のシーケンス内の各送信周波数で受信するように結合されている。 - 特許庁

To reset an SoC IC (System on a Chip Integrated Circuit) using a plurality of supply voltages as driving voltages in a sequence of a plurality of supply voltage supplies and a reset cancellation timing independently of load variations and noise.例文帳に追加

複数の電源電圧を駆動電圧とするＳｏＣ ＩＣ（System on a Chip Integrated Circuit）に対し、負荷変動やノイズに影響されること無く、複数の電源電圧の供給とリセット解除タイミングとのシーケンスを守ってリセットを行う。 - 特許庁

To provide a sequential trigger discrimination circuit that can detect a sequence of an expected trigger cause without increasing the circuit scale and the scale of the software.例文帳に追加

回路規模やソフトウェア規模を増やすことなく、期待しているトリガ要因のシーケンスを検出できるシーケンシャルトリガ判定回路を提供する。 - 特許庁

Data of the SRAM 5 are inputted in an error correcting circuit 7 at a PI sequence unit and then parity of the SRAM 6 is inputted in the error correcting circuit 7 and corrected data and parity are written in the SRAMs 5 and 6.例文帳に追加

ＳＲＡＭ５のデータがＰＩ系列単位で誤り訂正回路７に入力され次にＳＲＡＭ６のパリティが入力され、誤り箇所についてはＳＲＡＭ５，６に正しいデータやパリティが書き込まれる。 - 特許庁

A transmission circuit 364 is coupled with the signal-processing circuit 370 to receive the 1st data signals and to transmit each of the 1st data signals with each transmission frequency within transmission frequencies with a prescribed sequence.例文帳に追加

送信回路３６４は、第１の複数のデータ信号を受信し、所定のシーケンスの送信周波数内の各送信周波数で第１の複数のデータ信号の各データ信号を送信するように結合されている。 - 特許庁

The standby control means carries out a control sequence to suppress charge/discharge produced within the circuit part at least a clock supplied to the peripheral circuit part in the process of the inactivation.例文帳に追加

待機制御手段は、不活性化の過程で少なくとも周辺回路部に供給されるクロックを停止して、回路部内で生じる充放電を抑制する制御シーケンスを実行する。 - 特許庁

Regardless of the detection state of the shutter error detecting circuit 10, the sequence controller 21 operates the winding motor drive circuit 7 to perform winding operation after the shutter has been released.例文帳に追加

シーケンスコントローラ２１は、シャッタエラー検出回路１０の検出状態に関わらず、シャッタレリーズの終了後、巻き上げ用モータ駆動回路７を動作させ、巻き上げ動作を行なわせる。 - 特許庁

The control circuit 13 cuts off pulses which are not synchronized with an input clock among the pulses outputted from the 1st synchronizing circuit 11 and outputs a group of pulses in sequence following a synchronized pulse as a clock.例文帳に追加

制御回路１３は、第１の同期回路１１から出力されるパルスのうち、入力クロックに対して同期が取れていないパルスは遮断し、同期が取れているパルス以降のパルス群をクロックとして順次出力する。 - 特許庁

A circuit configuration change period is reduced by taking notice of an execution sequence relation among a plurality of data flows and reducing the number of setting changes required for a circuit configuration change in processing change within a constraint.例文帳に追加

複数のデータフローの実行順序関係に注目し、処理変更時の回路構成変更に必要な設定変更数を制約の範囲内で少なくすることで回路構成変更期間を短縮する。 - 特許庁