「synchronizing clock」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

After that, when the self-refresh signal RSLF is made to be 'L', a count value can be read out synchronizing with a clock CLK.例文帳に追加

その後、セルフリフレッシュ信号ＲＳＬＦを“Ｌ”にすると、クロックＣＬＫに同期してカウント値を読み出すことができる。 - 特許庁

A horizontal synchronizing signal HD1 provided from a TS signal is applied to a multiplication circuit 20 and a multiplied clock CK3 is provided.例文帳に追加

ＴＳ信号から得た水平同期信号ＨＤ１は逓倍回路２０に与えて、逓倍したクロックＣＫ３を得る。 - 特許庁

The number of wiring between the control device and the measuring unit can be reduced by transmitting the synchronizing clock signal.例文帳に追加

また、同期クロック信号を送信することで制御装置と計測ユニット間の配線の本数を少なくすることができる。 - 特許庁

A reference synchronizing clock signal that the system has can be supplied to the respective connecting devices through the different interfaces.例文帳に追加

システムの持つ基準同期クロック信号を異なるインターフェイスを介して各接続装置に供給できるようにした。 - 特許庁

The device has a burst mode in which data of a plurality of bits is read out in serial in a fixed order synchronizing with both edges of a clock.例文帳に追加

複数ビットのデータをクロックの両エッジに同期して固定順序でシリアルに読み出すバーストモードを有する。 - 特許庁

A frequency synchronizing circuit 16 and a transmission frequency detecting circuit 24 detect the clock frequency from the received data.例文帳に追加

周波数同期回路16及び送信周波数検出回路24は、受信されたデータからクロック周波数を検出する。 - 特許庁

A receiving circuit receives an input signal delayed by the delay circuit synchronizing with no clock signal but a timing signal.例文帳に追加

受信回路は、遅延回路により遅延された入力信号を、クロック信号でなくタイミング信号に同期して受信する。 - 特許庁

A PLL circuit 100 generating a clock signal synchronizing with an input signal having the prescribed frequency is provided.例文帳に追加

所定の周波数を有する入力信号に同期したクロック信号を生成するＰＬＬ回路１００を提供する。 - 特許庁

Since the shift register performs shift operation synchronizing with the clock, the column access signal is output after the number of clocks corresponding to latency.例文帳に追加

シフトレジスタは、クロックに同期してシフト動作を行うので、レイテンシ対応のクロック数後に、コラムアクセス信号を出力する。 - 特許庁

The circuit 20 generates an enable signal sinenb for supplying the serial data sin by synchronizing a strobe signal stb using the clock clk.例文帳に追加

回路２０は、クロックclkによりストローブ信号stbを同期化して、シリアルデータsinをサンプリングするためのイネーブル信号sinenbを生成する。 - 特許庁

A time synchronization information generating unit 20 generates both synchronizing signals and time signals from very accurate external clock signals.例文帳に追加

時間同期情報生成部２０は高精度の外部クロック信号から同期信号及び時間信号を生成する。 - 特許庁

A picture is outputted to the display device at a timing according to the output synchronizing signal and the output clock.例文帳に追加

そして、出力同期信号及び出力クロックに従ったタイミングで画像を表示装置に対して出力する。 - 特許庁

A main-scan direction shift register 101 shifts one pixel of data to a main-scan direction at a time in synchronizing with a data transfer clock.例文帳に追加

主走査方向シフトレジスタ１０１は、データ転送クロックに同期して、主走査方向にデータを１ピクセルずつシフトする。 - 特許庁

At such a time, the pixel clock is synchronized with a synchronizing pulse, and also the counting operation of the circuit 206 is stopped according to a phase set signal, so that a phase is delayed by 1/8 clock so as to finely adjust the cycle of the pixel clock.例文帳に追加

このとき、画素クロックは同期パルスに同期させると共に、位相セット信号によって１／８分周回路のカウント動作を停止させ、１／８クロック刻みで位相を送らせて画素クロックの周期を微調節する。 - 特許庁

A horizontal driving circuit 13 synthesizes a frequency division clock DCK for which the reference clock MCK is frequency divided by a frequency divider circuit 15 and generates a horizontal transfer clock ϕh at the timing corresponding to horizontal synchronizing signals HD.例文帳に追加

水平駆動回路１３は、水平同期信号ＨＤに従うタイミングで、分周回路１５によって基準クロックＭＣＫが分周された分周クロックＤＣＫを合成して水平転送クロックφhを生成する。 - 特許庁

To provide a data transfer method capable of receiving data from a transmitting side with the internal clock signal of a receiving side by synchronizing the clock of the transmitting side with the internal clock signal of the receiving side, and its circuit.例文帳に追加

送信側のクロックと受信側の内部クロック信号とを同期させて、受信側の内部クロック信号で送信側からのデータを受信することができるデータ転送方法およびその回路を提供する。 - 特許庁

To use a PLL output clock for a system clock in a digital audio system by using a frame synchronizing signal generated resulting from extracting a header part in a serial data input for a reference signal so as to generate the PLL output clock with less jitter.例文帳に追加

デジタルオーディオシステムにおいて、シリアルデータ入力中のヘッダ部分を抽出して生成したフレーム同期信号を参照信号としてジッタの少ないＰＬＬ出力クロックを生成し、システムクロックとして使用する。 - 特許庁

First, a master synchronous circuit 1 receives a main signal D11, an operating clock CL11 and detects a synchronizing pattern, and when synchronism is established, a synchronizing state signal Ss is outputted.例文帳に追加

最初に主同期回路１が、主信号Ｄ１１および動作クロックＣＬ１１を受けて同期パターンを検出し、同期確立したときに同期状態信号Ｓｓを出力する。 - 特許庁

To attain dependent synchronization control for a transmitting device for directly receiving a network synchronizing clock signal without applying any change to an exchange having a network synchronizing data transmitter.例文帳に追加

網同期データ送信装置を有する交換機に何ら変更を加えずに、網同期用クロック信号を直接受信する伝送装置に対する従属同期制御を可能とする。 - 特許庁

The horizontal synchronizing signal is used in common for the vertical synchronizing signals of different frequency, so a clock frequency can be made common and the imaging operation can smoothly be switched.例文帳に追加

異なる周波数の垂直同期信号間で水平同期信号を共通して用いるため、クロック周波数を共通化でき、撮像動作のスムースな切り換えが容易となる。 - 特許庁

A GPS receiver 2 outputs an external synchronizing clock 101 generated by demodulating a signal outputted from the antenna 1 and a synchronizing signal 106 that identifies the synchronization state.例文帳に追加

ＧＰＳ受信機２は、アンテナ１から出力された信号を復調して生成した外部同期クロック１０１および同期状態を識別する同期信号１０６を出力する。 - 特許庁

An fh synchronizing system clock signal synchronized with a horizontal synchronizing signal fh is generated by a horizontal synchronization digital PLL circuit 13 from a digital video signal from analog-to-digital converter(ADC) 11.例文帳に追加

たとえば、ＡＤＣ１１からのデジタル映像信号より、水平同期デジタルＰＬＬ回路１３によって、水平同期信号ｆｈに同期したｆｈ同期システムクロック信号を生成する。 - 特許庁

At this time, by monitoring the position of the synchronizing buffer 36 while defining the half position of the synchronizing buffer 36 as a reference position, clock synchronization between the client 30 and the server 10 can be performed.例文帳に追加

このとき、同期化バッファ36の半分位置を参照位置として同期化バッファ36の位置を監視することにより、クライアント30とサーバ10との間のクロック同期を行うことができる。 - 特許庁

On one synchronizing device stage, corresponding to a write pointer 625, data are written by receiving the write request signal of the first clock, the write pointer is incremented, and the next synchronizing device stage is displayed.例文帳に追加

書込みポインタ６２５により、１つの同期装置ステージは第１のクロックの書き込み要求信号を受けてデータを書き込み、書込みポインタを増分して次の同期装置ステージを表示する。 - 特許庁

The auxiliary MCU 110 contains a timer 112 for dispatching a pulse signal at time intervals predetermined times longer than a synchronizing signal and a clock synchronizing signal monitor 115 for counting the number of pulse signals from the timer 112 and detecting the clock anomaly of the main MCU 100 by comparing the count value and the time intervals of the synchronizing signal.例文帳に追加

副ＭＣＵ１１０が、同期信号の所定倍の時間周期でパルス信号を発信するタイマ１１２と、タイマ１１２からのパルス信号を計数すると共に、計数値と同期信号の時間周期とを比較して主ＭＣＵ１００のクロック異常を検出するクロック同期信号監視部１１５とを備える。 - 特許庁

To provide an externally synchronized sampling apparatus and an externally synchronized sampling method for suppressing attenuation of an external synchronizing clock signal, so as to be capable of preventing intrusion of noise during synchronization processing in the case of sampling a circuit in a measurement instrument at an external synchronizing clock.例文帳に追加

外部同期クロックによって、計測機器内の被サンプリング回路をサンプリングする際に外部同期クロック信号の減衰を抑え、同期処理中のノイズの混入を防止可能な外部同期サンプリング装置及び外部同期サンプリング方法を得る。 - 特許庁

To provide a clock synchronizing memory for accurately and easily synchronizing data with a clock even in the case of different delay lines between respective memory cells in the memory having a plurality of memory cells like an SLDRAM.例文帳に追加

本発明の課題は、ＳＬＤＲＡＭの様な複数個のメモリ素子を含むクロック同期メモリにおいて、各メモリ素子間で遅延値が異なる場合であっても、クロックとデータ間の同期を正確且つ容易に具現するクロック同期メモリを提供することである。 - 特許庁

A video decoder 25 generates video data forming a second screen image, and outputs the video data synchronously with the same vertical synchronizing signal and pixel clock signal as the vertical synchronizing signal and the pixel clock signal used by the GPU 120.例文帳に追加

ビデオデコーダ２５は、第２の画面イメージを形成するビデオデータを生成し、当該ビデオデータを、ＧＰＵ１２０が使用する垂直同期信号およびピクセルクロック信号と同じ垂直同期信号およびピクセルクロック信号に同期して出力する。 - 特許庁

One of the communication terminals connected to the network 105 outputs a clock synchronization packet for synchronizing the system clock as a clock master and the other communication terminal receives the clock synchronization packet as a clock slave so as to synchronize the system clock and to synchronize the time of NTP time stamp between the communication terminals.例文帳に追加

ネットワーク１０５に接続された複数の通信端末間で、通信端末の１つがクロックマスターとしてシステムクロックを同期させるためのクロック同期パケットを出力し、通信端末の他の１つがクロックスレーブとしてクロック同期パケットを受信し、当該通信端末間でシステムクロックを同期させると共に、ＮＴＰタイムスタンプの時刻合わせを行う。 - 特許庁

Said method comprises following steps for: generating centrally a reference clock (RCLK); synthesizing said digital clocks (PCLK) from said reference clock (RCLK) using a clock multiplier, respectively; resetting said clock multiplier in response to said synchronizing signal (SYNC); and masking an output signal (VCLK) of said clock multiplier during setting time of said clock multiplier.例文帳に追加

方法は、基準クロック（ＲＣＬＫ）を中央で生成するステップと、基準クロック（ＲＣＬＫ）からデジタルクロック（ＰＣＬＫ）を、クロック乗算手段を用いて合成するステップと、クロック乗算手段を同期信号（ＳＹＮＣ）に応答してリセットするステップと、クロック乗算手段の出力信号（ＶＣＬＫ）をクロック乗算手段の整定時間中、マスキングするステップと、を含む。 - 特許庁

The initial stage circuit receives an external CLK and generates an internal clock ICLK, the timing control circuit selects one side of delay signals in which an internal clock ICLK' and an internal clock are delayed as an internal clock ICLK and outputs it, and the internal clock FICLK is generated by selecting one side of a signal generated by the synchronizing circuit and the internal clock ICLK' and outputting it.例文帳に追加

初段回路は外部CLKを受け取り内部クロックICLK'を生成し、タイミング制御回路は内部クロックICKLとして内部クロックICLK'及び内部クロックを遅延した遅延信号の一方を選択出力し、内部クロックFICLKは、同期回路により生成された信号及び内部クロックICLK'の一方を選択出力することにより生成される。 - 特許庁

A dot clock generated by a pixel CLK generating PLL section 50 based on a horizontal signal in a synchronizing signal extracted from a video signal is used as a sampling clock of digital conversion of a video signal and a reference clock of a picture output by s frame memory control section 31, further, the synchronizing signal is used as a picture output synchronizing signal of the frame memory control section 31.例文帳に追加

映像信号から抽出された同期信号中の水平信号にもとづいて画素CLK生成PLL部50で生成されたドットクロックは、映像信号のデイジタル変換のサンプリングクロックおよびフレームメモリコントロール部31による画像出力の基準クロックとして用いられ、さらに前記同期信号はフレームメモリコントロール部31の画像出力同期信号として用いられる。 - 特許庁

The loop gain of an AGC circuit and that of a clock reproducing circuit 6 are increased, until a synchronizing signal (a segment synchronizing signal or a field synchronizing signal) is detected (the gain of an amplifier is increased or the range of a loop filter is made wide).例文帳に追加

同期信号（セグメント同期信号、または、フィールド同期信号）が検出されるまでは、ＡＧＣ回路７のループ利得およびクロック再生回路６のループ利得を大きくする（増幅器の利得を上げる、または、ループフィルタを広帯域にする）。 - 特許庁

To provide a practical clock changeover circuit that keeps the output signal pulse width constant, switches a clock signal in an optional timing, and can synchronize a switching timing of a clock switching signal SEL with a synchronizing clock signal being the output signal of the clock changeover circuit.例文帳に追加

クロック切換回路の出力信号のパルス幅を一定に保ち、クロック信号を任意のタイミングで切り換えるとともにこのクロック切換信号ＳＥＬの切換タイミングとクロック切換回路の出力信号である同期クロック信号ＰＣＫとを同期させることができる実用的な切換回路を提供すること。 - 特許庁

A clock transfer device A104 generates a video signal YC'a obtained by synchronizing a multiplex signal A obtained by multiplexing a signal synchronized with a video clock signal A of a video signal A, a horizontal synchronous signal A and a vertical synchronous signal A with a transmission clock of a clock frequency which is at least twice as much as the video clock signal A.例文帳に追加

クロック乗せ換え器Ａ１０４は、映像信号Ａと水平同期信号Ａと垂直同期信号Ａとの映像クロック信号Ａに同期した信号を多重させた多重信号Ａを、映像クロック信号Ａの２倍以上のクロック周波数の伝送クロックに同期させた映像信号ＹＣ’ａを生成する。 - 特許庁

A command receiving circuit receives a command signal synchronizing with either of a rise edge and a fall edge of a clock signal.例文帳に追加

コマンド受信回路は、クロック信号の立ち上がりエッジまたは立ち下がりエッジのいずれかに同期して、コマンド信号を受信する。 - 特許庁

A signal is transmitted by synchronizing with a clock signal for repeating H level and L level, which represent a preparatory period, and a transmission period respectively.例文帳に追加

各々準備期間及び伝送期間を表すＨ及びＬレベルを繰り返すクロック信号に同期して信号伝送をする。 - 特許庁

The phase shift of the clock signal input to the TAB-IC 32 with respect to the data signal and the synchronizing signal can be prevented.例文帳に追加

ＴＡＢ−ＩＣ32へと入力されるクロック信号のデータ信号および同期信号に対する位相ずれを防止できる。 - 特許庁

A clock pulse (system synchronizing pulse) synchronized with a voltage phase from a phase detector 24 is also supplied to the change-over switch 25.例文帳に追加

位相検出器２４からの電圧位相に同期したクロックパルス（系統同期パルス）も切り替えスイッチ２５に供給される。 - 特許庁

The phase of the clock signal input to the TAB-IC 32 can be synchronized with the respective phases of a data signal and a synchronizing signal.例文帳に追加

ＴＡＢ−ＩＣ32へと入力されるクロック信号の位相をデータ信号および同期信号それぞれの位相に同期できる。 - 特許庁

A counter 10 counts a clock signal CK from the rising of a horizontal synchronizing signal HS to generate a first timing pulse P1.例文帳に追加

カウンタ１０は水平同期信号ＨＳの立ち上がりからクロック信号ＣＫをカウントして、第１タイミングパルスＰ１を生成する。 - 特許庁

A controlling means 1, a counter 2, and a re-synchronizing pattern detecting window generating means move in sync with a clock 2 made from lead data.例文帳に追加

制御手段１、カウンタ２、再同期パターン検出ウィンド生成手段はリードデータから作られるクロック２に同期して動作する。 - 特許庁

A level decision part 301 decides the level of a received signal Srf at the timing synchronizing with a reference clock signal Sck.例文帳に追加

レベル判定部３０１において、基準クロック信号Ｓｃｋに同期したタイミングで受信信号Ｓｒｆのレベルが判定される。 - 特許庁

A delay element 11 delays an RF signal by a time nT, where T is a period of a recovered synchronizing clock signal.例文帳に追加

再生同期クロック信号の繰り返し周期をＴとするとき、遅延素子１１はＲＦ信号をｎＴ時間遅延させる。 - 特許庁

A mode synchronizing semiconductor laser is used as the clock signal generating means 14, to receive the injection of either of the optical pulses.例文帳に追加

クロック信号発生手段１４として、前記一方の光パルスの注入を受けるモード同期半導体レーザ１４を用いる。 - 特許庁