「synchronizing clock」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The period signal extracting processor 30 performs Fourier transform, filtering, and Fourier inverse transform and selects a frequency for the Fourier inverse transform to supply a clock signal having a different period from the reference clock, thereby preventing a synchronizing electromagnetic wave noise and image degradation due to the synchronizing electromagnetic wave noise.例文帳に追加

本発明の周期信号抽出装置３０は、フーリエ変換／フィルタ／フーリエ逆変換を実行し、周波数を選択してフーリエ逆変換することにより基準クロックとは異なる周期のクロック信号を与え、同期電磁波ノイズおよび同期電磁波ノイズに起因する画像劣化を防止している。 - 特許庁

When a network-side signal of a predetermined frequency containing audio data is received from a digital line network, an interface means generates a synchronizing clock synchronized to the network-side signal, generates a multiplex signal by multiplexing the synchronizing clock and the audio data in the network-side signal, and outputs the multiplexing signal.例文帳に追加

インターフェイス手段は、デジタル回線網から、音声データを含む所定周波数の網側信号を受信すると、網側信号に同期した同期クロックを生成し、同期クロックと網側信号内の音声データとを多重して多重信号を生成し、多重信号を出力する。 - 特許庁

The control part includes a detection circuit which captures the voltage level of the output signal of the drive circuit as a first detection voltage synchronizing with the first clock signal and captures the voltage level of the output signal of the drive circuit as a second detection voltage synchronizing with the second clock signal.例文帳に追加

制御部は、第１クロック信号に同期して駆動回路の出力信号の電圧レベルを第１検出電圧としてキャプチャし、第２クロック信号に同期して駆動回路の出力信号の電圧レベルを第２検出電圧としてキャプチャする検出回路を含む。 - 特許庁

When a fault occurs in the middle of lines, the exchange 101_2 that detects the fault, sends an AIS cell to a clock synchronizing switching OAM connection 109 and the terminal exchange 101_4 switches a port (f) to which the synchronizing clock should be inputted, to a port (g) and redirects an RDI cell.例文帳に追加

途中の回線に障害が発生するとこれを検出した交換機１０１_２はクロック同期切替用ＯＡＭコネクション１０９にＡＩＳセルを送出し終端の交換機１０１_４は同期用クロックを入力するポートｆをポートｇに切り替えてＲＤＩセルを折り返す。 - 特許庁

When the port is unused, the clocks are supplied from the clock control parts 2 to internal circuits including the respective synchronizing parts of the receiving circuit parts by transiting the synchronization states from first to fifth states by the clock control parts 2 based on the synchronization states of the respective synchronizing parts and operating frequencies are controlled to the minimum.例文帳に追加

ポート未使用時には、各同期部の同期状態に基づいてクロック制御部２で第１の状態から第５の状態まで遷移させることにより、クロック制御部２から受信回路部の各同期部を含む内部回路へクロックを供給し、動作回路数を最小限に制御する。 - 特許庁

When an error of an exterior synchronizing clock is detected, based on a control voltage traced and recorded in a time of normal operation, an inclination of change of the control voltage to the exterior synchronizing clock is estimated by calculation, and the calculated and estimated control voltage is determined as the control voltage supplied to a voltage controlled oscillator.例文帳に追加

外部同期クロックのエラーを検出した時、正常時トレースし記録しておいた制御電圧を元に、制御電圧の外部同期クロックに対する変化の傾向を計算により推測し、推測し計算した制御電圧を電圧制御発振器に供給する制御電圧とする。 - 特許庁

A delay time necessary for synchronizing an external clock EXTCLK with an internal clock INTCLK is not monitored in every cycle but monitored in the first one cycle(monitor cycle) of a plurality of continuous cycles.例文帳に追加

外部クロックＥＸＴＣＬＫと内部クロックＩＮＴＣＬＫの同期をとるために必要な遅延時間を、１サイクルごとにモニタせずに、連続する複数サイクルのうちの最初の１サイクル（モニタサイクル）でモニタする。 - 特許庁

To provide a loop network controlled synchronization system by which a network synchronizing device avoids a closed clock signal and automatically switches clock paths due to fault in a transmission path, and to provide its switching method.例文帳に追加

クロック信号閉鎖状態を回避して網同期装置が伝送路障害発生によるクロックパスの切り替えを自動的に行うループ網従属同期システム及びその切り替え方法を提供する。 - 特許庁

An offset Oe is added to a count Ne1 of a clock synchronizing with a clock signal of a network when a 1st PCR packet (an MPEG transport stream packet including PCR) is received and a reference value Be1 is calculated.例文帳に追加

第１番目のPCRパケット（PCRを含むMPEGトランスポートストリームパケット）が入力されたときの、ネットワークのクロックに同期するクロックのカウント値Ｎｅ１に、オフセット値Ｏｅが加算され、基準値Ｂｅ１が算出される。 - 特許庁

The slave units S-1 to S-(n-1) at positions other than the lowest position respond to the phase correction request signal, and each clock signal is initialized for synchronizing with the clock signal of the slave unit S-n at the lowest position.例文帳に追加

最下位以外のスレーブユニットＳ−１〜Ｓ−（ｎ−１）はこの位相補正要求信号に応答し、各自のクロック信号を、最下位のスレーブユニットＳ−ｎのクロック信号に同期させるよう初期化する。 - 特許庁

The frequency divided clock signal clk12 is inputted to a phase synchronizing loop circuit PLL1 and an output clock signal 1 from a circuit selected by a selector circuit SEL3 is distributed to the inside of an LSI through a frequency division circuit DIV2.例文帳に追加

分周されたクロック信号clk12は、位相同期ループ回路ＰＬＬ１に入力され、セレクタ回路SEL3により選択された回路の出力クロック信号が分周回路DIV2を経てLSI内部へ分配される。 - 特許庁

To provide a technology capable of receiving transmitted data accurately while ensuring a high transmission capacity even when a means for synchronizing a reception clock with a transmission clock is not provided.例文帳に追加

送信クロックに受信クロックを同期させる手段が設けられていない場合であっても、送信されてきたデータを、正確に、かつ高い伝送容量を確保しつつ受信することができるようにする。 - 特許庁

To avoid loss of synchronization with a counter device by speedily synchronizing a clock to a reserve system, the clock being used by an active system uses up to the moment when a switching event occurs in redundant configuration.例文帳に追加

冗長構成において、切替事象発生時に、それまでの運用系の用いていたクロックを予備系に対して迅速に同期させ、対向装置との間でクロック同期外れを回避できるようにする。 - 特許庁

A VCK signal is generated based on an SOS signal and a clock signal by a clock phase synchronizing circuit 22, and a main scanning position signal based on the SOS signal and the VCK signal is generated by a counter circuit 20.例文帳に追加

ＳＯＳ信号とクロック信号に基づいてクロック位相同期回路２２でＶＣＫ信号を生成し、カウンタ回路２０でＳＯＳ信号及びＶＣＫ信号に基づく主走査位置信号を生成する。 - 特許庁

A transfer clock synchronizing with servo information is read, a delay time by a delayer 13 is set to 0, in addition, a frequency dividing ratio of a frequency divider 17 is set to 1, and a postscript clock pattern is recorded.例文帳に追加

サーボ情報に同期した転写クロックを読み取り、遅延器１３による遅延時間を０に設定し、加えて分周器１７の分周比を１に設定して、追記クロックパターンを記録する。 - 特許庁

The excitation clock of the oscillation circuit is inputted to the microcomputer, and the synchronous timing is adjusted with respect to the output signal wave, and then the excitation clock is inputted to the synchronous-detection circuit as the synchronizing signal wave, thereby performing the detection.例文帳に追加

発振回路の励振クロックをマイコンに取り込んで前記出力信号波と同期タイミング調整してから前記同期用信号波として前記同期検波回路に入力させて検波する。 - 特許庁

Simultaneously the CS 33 applies connection control to a switch 37 so as to allow an LED 39 to emit a light of a synchronizing signal pulse synchronously with a clock signal from a clock generator 42 for a prescribed time.例文帳に追加

また、同時にＣＳ３３によりスイッチ３７を接続制御し、クロック発生装置４２からのクロック信号に同期した同期用信号パルスをＬＥＤ３９より一定時間発光するようにしている。 - 特許庁

Then, data from the LSI 10 is stored in an FIFO circuit 22 consisting of m-stages synchronizing with the phase-matched system clock on the receiving side, and data held in the circuit 22 is read in accordance with the system clock on the receiving side.例文帳に追加

そして、送り側LSI10 からのデータを位相合わせ済み受け側システムクロックに同期してｍ段構成のFIFO回路22に格納し、FIFO回路22に保持されているデータを受け側システムクロックに従って読み出す。 - 特許庁

The distribution unit 32 distributes bit data of the pixel signal obtained through the imaging of the solid-state image sensor alternately into bit data of at least two systems while synchronizing the clock converted by the clock conversion unit 26.例文帳に追加

振り分け部３２は、クロック変換部２６で変換されたクロックに同期して、固体撮像素子で撮像して得た画素信号のそれぞれのビットデータを、少なくとも２系統のビットデータに交互に振り分ける。 - 特許庁

If the synchronizing frame FRS is received, a second communication device 12 measures the clock frequency of the first ATM 51 according to the reception time intervals and reproduces a clock of the same frequency.例文帳に追加

第二の通信装置１２は、同期フレームＦＲＳを受信すると、受信した時間間隔に基づいて第一のＡＴＭ装置５１のクロックの周波数を測定し、それと同じ周波数のクロックを再現する。 - 特許庁

The master device and the slave device are constructed for deriving a device specific clock signal synchronizing with data received on the data bus according to the shared clock signal and a data timing instruction on the data bus.例文帳に追加

マスタ装置及びスレーブ装置は、共有クロック信号及びデータバス上のデータタイミング指示から、データバス上で受信されたデータに同期した装置固有クロック信号を導出するように構成される。 - 特許庁

To establish network synchronism all over the network equipment by selecting a clock extracting route without interposing an operation maintenance person when a fault occurs in the route a master network synchronizing device concerning the network equipment composed of the master network synchronizing device and a slave network synchronizing device.例文帳に追加

マスタ網同期装置とスレーブ網同期装置とで構成されたネットワーク装置に関し、方路又は該マスタ網同期装置に障害が発生した場合、運用保守者の手を介することなくクロック抽出方路を選択してネットワーク装置全体の網同期を確立する。 - 特許庁

The demodulator can directly detect a UW on the basis of a synchronizing timing, without the use of an AP gate because the demodulator detects directly unique word synchronously with a head of a time slot of a TDMA system, by using a synchronizing trigger synchronously with the clock in a received signal in the normal synchronizing state.例文帳に追加

通常同期状態では受信信号中のクロックに同期した同期トリガを用いることで、直接、ＴＤＭＡ方式のタイムスロットの先頭に同期させてユニークワードの検出を行うようにしたため、ＡＰゲートを用いず、同期タイミングをもとに直接ＵＷ検出を行える。 - 特許庁

This malfunction-preventing CPU interface circuit has: a synchronizing circuit 11 synchronizing a control signal outputted from an external CPU 50 with a clock signal; and an error decision circuit 12 for the control signal deciding whether the control signal synchronized by the synchronizing circuit 11 has a desired pattern or not.例文帳に追加

外部ＣＰＵ５０から出力された制御信号をクロック信号に同期化する同期回路１１と、同期回路１１によって同期化された制御信号が所望のパターンとなっているか否かを判定する制御信号用エラー判定回路１２とを有することを特徴とする。 - 特許庁

To provide a phase synchronizing device, with which an extracted phase by a data re-timing circuit is automatically optimized when extracting a clock signal from a data input signal and to provide a phase synchronizing method.例文帳に追加

本発明は、データ入力信号からクロック信号を抽出する際にデータリタイミング回路での打ち抜き位相を自動的に最適化できる位相同期装置及び位相同期方法を提供することを課題とする。 - 特許庁

The synchronizing output enable-signal OEB-SYNC is supplied to a ready control circuit 2 and an output buffer circuit 3, and output control of data output and a ready signal RDY is performed synchronizing with the clock signal CLK.例文帳に追加

同期化出力イネーブル信号ＯＥＢ＿ＳＹＮＣはレディ制御回路２、出力バッファ回路３に供給され、データ出力とレディ信号ＲＤＹとの出力制御がクロック信号ＣＬＫに同期して行われる。 - 特許庁

To provide a clock synchronizing apparatus capable of synchronizing video clocks between transmission and reception sides even in the case of video image transmission using a transmission path including many jitters such as an IP network so as to realize video transmission without causing a frame drop.例文帳に追加

ＩＰネットワーク等のジッタの多い伝送路を用いた映像伝送においても、送受信間の映像クロックを同期させることが可能で、コマ落ちのない映像伝送を実現するクロック同期装置を提供する。 - 特許庁

The decoder 1 converts the serial digital video data to parallel digital video data and outputs a clock signal CK, horizontal synchronizing data H, vertical synchronizing data V, and a data enable signal DE.例文帳に追加

デコーダ１は上記シリアル形式のディジタル映像データをパラレル形式のディジタル映像データへ変換するとともに、クロック信号CK、水平同期データＨ、垂直同期データＶ、及びデータイネーブル信号DEそれぞれを出力する。 - 特許庁

To provide a method for synchronizing a reference clock with respect to a radio signal, during frequency recovery over a wide range of frequency differentials.例文帳に追加

ベースバンド周波数回復の際、電波信号に対して、広範囲な周波数差にわたり基準クロックを同期化する方法を提供する。 - 特許庁

A command take-in circuit 1 takes in a command signal deciding circuit operation synchronizing with a clock signal, and outputs it as an internal command signal.例文帳に追加

コマンド取り込み回路１は、回路動作を決めるコマンド信号をクロック信号に同期して取り込み、内部コマンド信号として出力する。 - 特許庁

To prevent an erroneous synchronizing signal from being generated due to clock skew, etc., on a transmitting side.例文帳に追加

送信側のクロックスキュー等により誤った同期信号を発生することがない画像データ送受信処理方法及びその装置を提供する。 - 特許庁

An external command receiving circuit receives an external command signal externally supplied synchronizing with an one side of transition edge of first clock signal.例文帳に追加

外部コマンド受信回路は、外部から供給される外部コマンド信号を第１クロック信号の一方の遷移エッジに同期して受信する。 - 特許庁

The control word output register outputs a first control word output signal, by synchronizing a control word to the generated basic clock signal.例文帳に追加

制御ワード出力レジスタは、生成された基本クロック信号に制御ワードを同期させて第１制御ワード出力信号を出力する。 - 特許庁

To cope with various symbol rates in a symbol timing recovering circuit of a form synchronizing with a clock by controlling the phase of a received signal.例文帳に追加

受信信号の位相を制御してクロックに同期させる形式のシンボルタイミングリカバリ回路において、種々のシンボルレートに対応できるようにする。 - 特許庁

By recording the magnetic information synchronizing with the clock pulse CP, a prescribed magnetic information can be recorded even when the speed of the film 21 is fluctuated.例文帳に追加

クロックパルスＣＰと同期させることによって、フィルム２１の速度が変動した場合でも、所定の磁気情報を記録することができる。 - 特許庁

A data processing means 22 is a circuit including a flip-flop that operates while synchronizing with a rising edge and a falling edge of the clock signal.例文帳に追加

データ処理手段２２は、前記クロック信号の立ちあがりエッジおよび立下りエッジに同期して動作するフリップフロップを含む回路である。 - 特許庁

To provide a fault detector for an A/D converter for detecting a fault of an A/D converter for synchronizing with an external clock to perform A/D conversion.例文帳に追加

外部クロックに同期してＡＤ変換するＡＤ変換器の故障を検出するＡＤ変換器の故障検出装置を提供する。 - 特許庁

The drive circuit 13 calculates N2/N1 as phase information between the horizontal synchronizing signal HS and the pixel clock signal CLK and outputs it.例文帳に追加

除算回路１３は、水平同期信号ＨＳとピクセルクロック信号ＣＬＫとの間の位相情報としてＮ２／Ｎ１を求めて出力する。 - 特許庁

To use a TG (Timing Generator) for generating a timing signal synchronizing with a given cycle based on a reference clock for an image sensor having a different specification.例文帳に追加

基準クロックに基づいて所定の周期に同期したタイミング信号を発生するＴＧ(Timing Generator)を仕様の異なるイメージセンサに使用可能にする。 - 特許庁

Information is continuously reproduced at short interval by outputting information in parallel from the sense amplifiers in each unit synchronizing with a clock pulse.例文帳に追加

クロックパルスに同期して各ユニット内のセンスアンプから情報をパラレル出力することにより情報を短い間隔で連続して再生する。 - 特許庁

The on-chip test circuit also can comprise a synchronizing circuit for minimizing the skew between an external clock and data outputted from the test chip.例文帳に追加

オンチップテスト回路はまた、外部クロックとテストチップから出力されるデータとの間のスキューを最小化するための、同期回路をも含み得る。 - 特許庁

To provide a receiver that can easily generate an accurate synchronizing clock with a simple configuration, and to provide an accumulation range updating method therefor and a program therefor.例文帳に追加

単純な構成で容易に正確な同期クロックを生成できる受信装置、その累積範囲更新方法及びそのプログラムを提供する。 - 特許庁

A data shifter 20 shifts read-out data by N clock cycles (N is integer of 0 or more) of the internal test clock signal to output read-out data from the DRAM core MCR operating based on the internal test clock signal at the time of a test mode from the test pin terminal group TPG synchronizing with the external clock signal.例文帳に追加

データシフタ２０は、テストモード時においては内部テストクロック信号に基づいて動作するＤＲＡＭコアＭＣＲからの読出データを、外部クロックテスト信号に同期してテストピン端子群ＴＰＧから出力するために、読出データを内部テストクロック信号のＮクロックサイクル（Ｎは０以上の整数）だけシフトさせる。 - 特許庁

While operating in synchronization with the internal clock signal, the control value creation block receives a target value synchronizing with an external clock signal from outside, which has a lower frequency than the internal clock signal, and creates the control value which changes in synchronization with the internal clock signal based on the received target value.例文帳に追加

ここで、制御値生成ブロックは、内部クロック信号に同期して動作するとともに、外部から、内部クロック信号よりも低い周波数を有する外部クロック信号に同期して目標値を受信し、受信した目標値に基づいて、内部クロック信号に同期して変化する制御値を生成する。 - 特許庁

Further, a clock signal for synchronizing control over the DRAMs DIMM21 to 2n is outputted from a clock drive circuit DRV1 of a memory control part 1, outputted through a clock line 3 which equalizes the signal propagation delay time to that of the data bus line 4, and connected to clock input terminals of respective SDRAMs DIMMs21 to 2n.例文帳に追加

また、ＳＤＲＡＭ ＤＩＭＭ２_1 〜２_n の制御の同期化を計るクロック信号は、メモリ制御部１のクロックドライブ回路ＤＲＶ１から出力され、データバス線４と信号伝搬遅延時間が等しくなるようなクロック線３を介して出力され、各ＳＤＲＡＭ ＤＩＭＭ２_1 〜２__n のクロック入力端子に接続されている。 - 特許庁