「synchronizing clock」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A synchronizing clock is extracted from the preamble in a received frame, and bit synchronism is established and transits into a hunt state.例文帳に追加

受信フレーム中のプリアンブルから同期クロックを抽出してビット同期を確立し、ハント状態に遷移する。 - 特許庁

The drive device has a first node, a second node, a clock synchronizing unit, a control unit, a switch unit, and a feedback unit.例文帳に追加

駆動装置は、第一ノード、第二ノード、クロック同期化ユニット、制御ユニット、スイッチユニット、および帰還ユニットを有する。 - 特許庁

A latch signal is outputted to a random number value memory circuit 531 synchronizing a clock signal inverted or delayed.例文帳に追加

また、反転または遅延させたクロック信号に同期して、ラッチ信号を乱数値記憶回路５３１に出力する。 - 特許庁

A data input circuit receives write data supplied to the data terminal synchronizing with the adjusted clock signal.例文帳に追加

データ入力回路は、データ端子に供給される書き込みデータを調整クロック信号に同期して受信する。 - 特許庁

Data output processing and data output in the inside are performed synchronizing with the internal clock INTCLK.例文帳に追加

内部におけるデータ出力処理およびデータ出力は、内部クロックＩＮＴＣＬＫに同期して実行される。 - 特許庁

The speeding means transfers the data received by the synchronizing means to the memory device 60 in synchronism with the second clock ΦCLK2.例文帳に追加

高速化手段は、同期化手段で受信されたデータを第２クロックΦCLK2に同期してメモリ装置60へ転送する。 - 特許庁

To provide a synchronization method of easily synchronizing the operation clock of a radio base station with an Internet communication method.例文帳に追加

インターネット通信方式搭載の無線基地局の動作クロックを容易に同期させる同期方法を提供する。 - 特許庁

The command control circuit 2 receives a column operation command synchronizing with a clock signal and operates the column control circuit 3.例文帳に追加

コマンド制御回路２は、クロック信号に同期して列動作コマンドを受け、列制御回路３を動作させる。 - 特許庁

Thus, it is possible to transfer a plurality of media from a plurality of servers synchronizing with the clock of the master server.例文帳に追加

本構成により、マスターサーバのクロックに同期した複数サーバからの複数のメディア転送が可能となる。 - 特許庁

An injection synchronizing oscillator 10 receives data from a data signal source and generates a clock signal in a self-excitation frequency.例文帳に追加

注入同期発振器１０は、データ信号源からのデータを受け、自励周波数にて、クロック信号を発生する。 - 特許庁

The circuit under test outputs test resultant data synchronizing with clock signal CLK2 outputted from an OR circuit 12.例文帳に追加

被テスト回路は、ＯＲ回路１２が出力するクロック信号ＣＬＫ２に同期してテスト結果データを出力する。 - 特許庁

And at the time of reading out data, the sense amplifier circuits S/A0 and S/A1 are activated alternately synchronizing with a clock signal.例文帳に追加

そして、データ読み出し時、センスアンプ回路Ｓ／Ａ０、Ｓ／Ａを、クロック信号に同期して交互に活性化させる。 - 特許庁

By synchronizing with this clock signal, a phase modulation wave section is phase-demodulated by a demodulation signal producing circuit 28g.例文帳に追加

このクロック信号に同期して復調信号生成回路２８ｇにより位相変調波部を位相復調する。 - 特許庁

Consequently, the data 120 of a plurality of bits can be transmitted and received within one cycle of the synchronizing clock 121.例文帳に追加

これにより、同期クロック１２１の１周期の間に複数ビットのデータ１２０の送受信が可能となる。 - 特許庁

Read-out data from a RAM 3 is take into a register 4 by synchronizing with rise of a next clock CLK.例文帳に追加

ＲＡＭ３からの読み出しデータは、次のクロックＣＬＫの立ち上がりに同期してレジスタ４に取り込まれる。 - 特許庁

A fast multi-level image preparation system can be provided in real time, synchronizing with the pixel clock by this configuration.例文帳に追加

上述した構成により、画素クロックに同期したリアルタイムで高速な多値画像作成システムを提供できる。 - 特許庁

A frequency divider circuit 130 frequency-divides the selected clock signal 220, to produce a synchronizing source frame signal 220.例文帳に追加

選択クロック信号２２０は分周回路１３０で分周されて同期源フレーム信号２２０を生じる。 - 特許庁

A data input buffer 1072a and a data output buffer 1072b operate synchronizing with an external clock signal.例文帳に追加

データ入力バッファ１０７２ａおよびデータ出力バッファ１０７２ｂは外部クロック信号に同期して動作する。 - 特許庁

To provide an ATM inverse multiplexing that selects a synchronizing signal such as a clock signal as required.例文帳に追加

クロックなどの同期信号を必要に応じて切り替えることができるＡＴＭ逆多重装置を提供する。 - 特許庁

To provide a recorder that can easily generate a synchronizing clock and does not cause increase in a data error rate after decoding.例文帳に追加

同期クロック生成が容易になり、復号後のデータ誤り率の増大を招かない記録装置を提供する。 - 特許庁

The delay synchronizing loop circuit is linked to a duty cycle corrector for correcting the duty cycle of an external clock signal.例文帳に追加

遅延同期ループ回路は外部クロック信号のデューティサイクルを補正するデューティサイクル補正器に連結される。 - 特許庁

As the system clock and a head clock HDCLK or the synchronizing signal SYN are generated along the counted value starting from the counting initial value CPS of the source oscillation clock CKIN, it is possible to control the phases thereof.例文帳に追加

システムクロックCLK とヘッドクロックHDCLK 、あるいは、ヘッドデータ処理用同期信号HDSYN は、原発振クロックCKINの計数初期値CPS から始まる計数値に従って生成されるので、これらの位相を制御することが出来る。 - 特許庁

A first delay synchronizing circuit generates a first clock signal by delaying the external clock signal just for first prescribed time in response to the output signal of the duty cycle corrector and a feedback clock signal.例文帳に追加

第１遅延同期回路はデューティサイクル補正器の出力信号及びフィードバッククロック信号に応答して外部クロック信号を第１所定時間だけ遅延させて第１クロック信号を発生する。 - 特許庁

In a shift register 3, a shift clock pulse inputted to a shift clock pulse input terminal 1 is timely shifted to generate four shift clocks synchronizing with a dot clock pulse inputted to a dot clock pulse input terminal 2, and also generate four shift clock pulses of the inverse polarity by inverters 4a-4d.例文帳に追加

シフトクロックパルス入力端子１に入力されたシフトクロックパルスをシフトレジスタ３において、ドットクロック入力端子２に入力されたドットクロックごとに時間的にずれたシフトクロックを４個発生させ、インバータ４ａ〜４ｄによって極性が反対のシフトクロックパルス４個を発生させる。 - 特許庁

To make constant the signal width of a sub-clock signal even when the high level or low level width of a main clock signal from the outside part is shorter than an inverted delay time at the time of generating a sub-clock signal synchronizing with a main clock signal from the main clock signal and the inverted delay signal.例文帳に追加

外部からの主クロック信号とその反転遅延信号から主クロック信号に同期する副クロック信号を生成する際、主クロック信号のハイレベル又はロウレベル幅が反転遅延時間より短い場合にも副クロック信号の信号幅が一定であるようにする。 - 特許庁

A data transition detection circuit 4 detects the data transition of an input data signal IDA; and a synchronizing clock generation circuit 3 generates a pulse synchronizing with the data transition from a clock, and generating a synchronizing pulse delayed by prescribed time to output a latch data signal obtained by latching the input data signal IDA by the delayed synchronizing pulse.例文帳に追加

データ遷移検知回路４によって入力データ信号ＩＤＡのデータ遷移を検出し、同期クロック生成回路３によって、クロックからこのデータ遷移に同期するパルスを生成して所定時間遅延した同期パルスを生成し、この遅延した同期パルスで入力データ信号ＩＤＡをラッチしたラッチデータ信号を出力する。 - 特許庁

This clock signal generating circuit hourly changes the duty ratio of a synchronizing clock signal by fixing the timing of one of the rising edge and the falling edge of the synchronizing clock signal which is synchronized with a data signal and by varying the timing of the other edge.例文帳に追加

クロック信号生成回路は、データ信号と同期される同期クロック信号の立ち上がりエッジ及び立ち下がりエッジの何れか一方のエッジのタイミングを固定にして他方のエッジのタイミングを変動させることで該同期クロック信号のデューティ比を時々刻々と変化させる。 - 特許庁

In the demodulating device of a digital quadrature modulated signal, a clock which is synchronized with a timing synchronizing signal and whose frequency is higher than that of the timing synchronizing signal is used as a sampling clock at the time of sampling a PSK modulated signal.例文帳に追加

デジタル直交変調信号の復調装置では、ＰＳＫ変調信号をサンプリングする際に、タイミング同期信号に同期していて、このタイミング同期信号よりも周波数が高いの周波数のクロックを、サンプリングクロックとして用いる。 - 特許庁

Photocouplers 32-1 and 32-2 receive synchronizing signals from the synchronous input terminals 18a and 18b while separating electrically and a clock generation circuits (34-1, 34-2) generate clock pulses from the synchronizing signals thus received.例文帳に追加

フォトカプラ３２−１，３２−２は同期入力端子１８ａ，１８ｂから入力した同期信号を電気的に分離して入力し、入力された同期信号からクロック生成回路（３４−１，３４−２）がクロックパルスを生成する。 - 特許庁

The line memories 12-14 conduct a write operation according to an input side clock WCK and an input horizontal synchronizing signal WHD and a read operation, according to an output clock RCK and an output horizontal synchronizing signal RHD.例文帳に追加

各ラインメモリ１２〜１４は入力側のクロックＷＣＫ、水平同期信号ＷＨＤに従って書き込み動作を行う一方、出力側のクロックＲＣＫ、水平同期信号ＲＨＤに従って読み出し動作を行う。 - 特許庁

An internal clock is synchronized with the horizontal synchronizing signal separated in a synchronization separating circuit 10, an H reset signal is generated in an H count-down circuit 14 on the basis of this internal clock, and the horizontal synchronizing signal is generated on the basis of this H reset signal.例文帳に追加

同期分離回路１０において分離された水平同期信号に内部クロックが同期され、これに基づいてＨカウントダウン回路１４においてＨリセット信号が発生され、これに基づき水平同期信号が発生される。 - 特許庁

To provide a practical clock synchronizing circuit capable of synchronizing an inputted clock signal with an external trigger signal, simple in configuration and capable of outputting an inputted digital signal to be shaped into waveform with 50% of duty.例文帳に追加

入力クロック信号を外部トリガ信号に同期させることができる、構成が簡単で、しかも入力デジタル信号がデューティー５０％の波形に整形されて出力される実用的なクロック同期回路を提供することにある。 - 特許庁

A frequency check section 14 uses a shift register to generate a clock pulse matching with the period interval of the extract clock, compares the clock pulse with an extracted clock newly received and generates a synchronizing signal pulse only when the timing of them matches.例文帳に追加

周波数チェック部１４では、その抽出クロックの周期間隔に合わせたクロックパルスをシフトレジスタで生成し、これと新たに入力される抽出クロックとを比較して、タイミングが一致した場合にのみ同期信号パルスを生成する。 - 特許庁

To provide a method of synchronizing a clock, by which the phase of the clock can be adjusted so as to have a fixed relationship to a reference clock for a small delay time, a clock synchronous circuit and a semiconductor device using the circuit.例文帳に追加

小さな遅延時間で基準クロックに対して所定の関係を有するようにクロックの位相を調整することが可能なクロック同期方法及びクロック同期回路並びにその回路を用いた半導体装置を提供することを目的とする。 - 特許庁

To provide a clock generating method and a clock generating apparatus that enables the generation of a clock for properly synchronizing to a various synchronous idles including jitters even when there are variations in manufacturing a voltage controlled oscillator which becomes a clock generation source.例文帳に追加

クロック生成源となる電圧制御発振器に製造ばらつきがあるような場合であれ、ジッターを含む各種周期信号に的確に同期するクロックを生成することのできるクロック生成方法及びクロック生成装置を提供する。 - 特許庁

The phase shifters 21 to 2n shift a horizontal synchronizing signal and a vertical synchronizing signal by the shift quantities and synchronous signal generation parts 31 to 3n generate synchronizing signals to be supplied to the video apparatuses V1 to Vn according to the synchronizing signals and a driving clock.例文帳に追加

そして、位相シフタ２１〜２ｎは、上記シフト量だけ水平同期信号および垂直同期信号の位相をシフトさせ、これと駆動クロックに基づいて同期信号生成部３１〜３ｎが、上記映像機器Ｖ１〜Ｖｎに与える同期信号をそれぞれ生成するようにしたものである。 - 特許庁

A synchronizing signal separation circuit 38 of a liquid crystal monitor device 24 separates the horizontal division signal and the horizontal synchronizing signal from the second horizontal synchronizing signal 37, and PLL 27 generates the A/D conversion clock phase-synchronized with the horizontal division signal.例文帳に追加

液晶モニタ装置２４の同期信号分離回路３８は、第２水平同期信号３７から、水平分割信号と水平同期信号を分離し、PLL２７は、水平分割信号に位相同期したAD変換クロックを生成する。 - 特許庁

8 bits are shifted en bloc from the FF group 12-3 to the FF group 12-0 synchronizing with a clock signal CLOCK, and data of the 0th to the third bit are successively outputted.例文帳に追加

クロック信号ＣＬＯＣＫに同期してＦＦ群１２−３からＦＦ群１２−０へ８ビットまとめてシフトしてゆき、０〜３ビット目のデータを順次出力してゆく。 - 特許庁

To provide a horizontal synchronization clock generator and a horizontal synchronization clock generating method that can control a response speed in detail in response to a jitter quantity of a horizontal synchronizing signal.例文帳に追加

水平同期信号のジッタ量に応じてきめ細かく応答速度を制御可能とした水平同期クロック生成装置及び水平同期クロック生成方法を提供する。 - 特許庁

Thus, even when the cable is disconnected by mistake, the in-device clock is continuously outputted independently utilizing the synchronizing signal pulse received just before the synchronization with the DCS clock.例文帳に追加

このため、ケーブルが誤って抜けたとしても、ＤＣＳクロックと同期した直前までの同期信号パルスによって装置内クロックを自走出力し続けることができる。 - 特許庁

The clock signal generating section 1 applies frequency division to the horizontal synchronizing signal at the frequency division ratio set by the control section 5, to generate a clock signal and to give it to a sampling section 3.例文帳に追加

クロック信号生成部１は、制御部５により設定された分周比で水平同期信号を分周してクロック信号を作成し、サンプリング部３に送る。 - 特許庁

A second phase comparator 54 compares a phase of the reference clock (a) with that of a feedback clock (b) and generates second synchronizing control signals (m), (n) in accordance with a phase difference therebetween.例文帳に追加

第２の位相比較器５４は、基準クロック(a)の位相とフィードバック・クロック(b)の位相とを比較して、それらの位相差に応じた第２の同期制御信号(m),(n)を生成する。 - 特許庁

A second counter 22 is operated in synchronizing with a falling edge of the reference clock signal ICK and generates a second division signal RCK, which divides the frequency of the reference clock signal ICK.例文帳に追加

第２カウンタ２２は基準クロック信号ＩＣＫの立ち下がりエッジに同期動作して基準クロック信号ＩＣＫを分周した第２分周信号ＦＣＫを出力する。 - 特許庁

A memory circuit is operated synchronizing with one of the first and the second test clock signals and signal/data are given to the memory circuit according to the other test clock signal.例文帳に追加

第１および第２のテストクロック信号の一方に同期してメモリ回路を動作させかつ他方のテストクロック信号に従ってメモリ回路に信号／データを与える。 - 特許庁

To provide a clock control circuit which can immediately start the operation of a clock synchronizing circuit, when a system is switched from a low power consumption mode to a standby mode.例文帳に追加

低消費電力モードからスタンバイモードへ切替わった場合に、クロック同期回路の動作を直ちに開始させることができるクロック制御回路を提供する。 - 特許庁