「synchronizing clock」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The counter circuit 40 subtracts counter values synchronizing with the second clock signal CLK2 while when the output signal V_UP of the comparator 20 is high, adds counter values synchronizing with the first clock signal CLK1.例文帳に追加

カウンタ回路４０は、第２クロック信号CLK2に同期してカウンタ値を減算し、コンパレータ２０の出力信号V_UPがハイのときに第１クロック信号CLK1に同期してカウンタ値を加算している。 - 特許庁

The device is provided with a 1st PLL circuit for reproducing a wobble synchronizing clock and a 2nd PLL circuit for reproducing an RF synchronizing clock, and either one of an RF signal (reproduced information signal) or the wobble synchronizing clock is selected and inputted to the 2nd PLL circuit.例文帳に追加

ウォブル同期クロックを再生する第１ＰＬＬ回路と、ＲＦ同期クロックを再生する第２のＰＬＬ回路を備え、また、第２のＰＬＬ回路に対しては、ＲＦ信号（再生情報信号）とウォブル同期クロックの何れか一方を択一的に選択して入力させる。 - 特許庁

The digital receiver receivers a high speed clock fh synchrously with a sampling clock used to apply A/D conversion to an IF signal and a symbol synchronizing signal fa obtained from a DSP and generates a bit synchronization clock fb synchronously with the symbol synchronizing signal fs and a sampling clock fs for serial A/D conversion.例文帳に追加

ＩＦ信号をＡ／Ｄ変換させるサンプリングクロックに同期した高速クロックfhとＤＳＰから得られるシンボル同期信号faを取り込んで、そのシンボル同期信号faに同期したビット同期クロックfbとシリアルＡ／Ｄ変換用のサンプリングクロックfsを生成する。 - 特許庁

This optical disk apparatus has: a plurality of phase synchronizing circuits which output a signal corresponding to a synchronizing clock generated based on wobble formed at an optical disk and of which the properties are different one another; a selection circuit selecting one of output of the plurality of phase synchronizing circuit and outputting it; and a synchronizing clock generation circuit generating a synchronizing clock based on output of the selection circuit.例文帳に追加

光ディスクに形成されたウォブルに基づいて生成された同期クロックに対応する信号を出力し、互いに特性を異にする複数の位相同期回路と、複数の位相同期回路の出力の１つを選択して出力する選択回路と、選択回路の出力に基づいて同期クロックを生成する同期クロック生成回路を有する光ディスク装置。 - 特許庁

To provide a clock synchronizing method and communication system in which excellent clock synchronism is achieved by a clock packet when transmitting a packet including the clock packet from a master device to a slave device.例文帳に追加

マスター装置からスレーブ装置にクロックパケットを含むパケットが送信される場合にそのクロックパケットにより良好なクロック同期を実現することができるクロック同期方法及び通信システムを提供する。 - 特許庁

To minimize phase jumps that occur when lines are switched in a clock supply circuit for selecting one from among a plurality of line clocks and obtaining a clock synchronizing the selected line clock.例文帳に追加

複数の回線クロックから１つを選択し、これに同期したクロックを得るクロック供給回路において、回線の切り替え時に発生する位相ジャンプを最小に抑える。 - 特許庁

To appropriately deal with out-of-synchronism in which clocks are not synchronized between a master node and a slave node, in a clock synchronization system for synchronizing the clock of the slave node with the clock of the master node.例文帳に追加

スレーブノードのクロックをマスタノードのクロックに同期させるクロック同期システムにおいて、マスタ／スレーブ間のクロックが同期していない場合の同期のズレに適切に対処する。 - 特許庁

Then a data extracting clock signal, synchronized with the horizontal synchronizing signal fh, is generated by a clock generating circuit 16e based on the fh synchronization system clock signal.例文帳に追加

そして、このｆｈ同期システムクロック信号をもとに、クロック生成回路１６ｅにより、水平同期信号ｆｈに同期したデータ抽出用クロック信号を生成する。 - 特許庁

To separately generate a clock synchronized with an MPU clock without needing any wirings for a high frequency signal on a circuit board and to generate various signals with the clock as a synchronizing signal.例文帳に追加

基板上に高周波信号のための配線をせずに、ＭＰＵクロックに同期したクロックを別途生成し、そのクロックを同期信号として種々の信号を生成する。 - 特許庁

To provide a clock signal synchronization circuit for synchronizing clock signals between a plurality of modules without using any externally existing common clock signal generator.例文帳に追加

外部に存在する共通のクロック信号発生器を用いることなく、複数のモジュール間におけるクロック信号の同期を得るクロック信号同期回路を提供する。 - 特許庁

To provide a clock adjustment circuit and a clock adjusting method capable of suppressing the jitters in a communication terminal side, etc., and continuing communication even when the adjustment width of the clock becomes large for synchronizing the gateway device, etc.例文帳に追加

ゲートウェイ装置等の同期用クロックの調整幅が大きくなる場合でも、通信端末側等においてジッタの発生を抑えると共に通信を継続させること。 - 特許庁

To provide a clock synchronizing circuit, which can obtain a regenerated clock having small jitter components by selecting different optimum clock phase detection information for a clock synchronism acquiring process and clock synchronism establishment respectively.例文帳に追加

クロック同期引き込み過程と、クロック同期確立時にそれぞれ異なる最適なクロック位相検出情報を選択することでジッタ成分の少ない再生クロックを得ることができるクロック同期回路およびその同期方法を提供する。 - 特許庁

A part of the range of image magnification in the main scanning direction wherein the adjustment is made in synchronizing with the low-speed clock or the high-speed clock overlaps to the range of image magnification in the main scanning direction wherein the adjustment is made in synchronizing with the standard clock.例文帳に追加

低速クロック又は高速クロックに同期して調整する主走査方向の画像倍率の範囲の一部は、標準クロックに同期して調整する主走査方向の画像倍率の範囲に対してオーバーラップしている。 - 特許庁

A voltage signal which becomes H level by synchronizing with a clock signal /CLK complementary of the clock signal CLK and becomes L level by synchronizing with the clock signal CLK, is input to one of the first and second voltage signal terminals T1, T2.例文帳に追加

第１、第２電圧信号端子Ｔ１，Ｔ２の一方には、クロック信号ＣＬＫに相補なクロック信号／ＣＬＫに同期してＨレベルになり、クロック信号ＣＬＫに同期してＬレベルになる電圧信号が入力される。 - 特許庁

To correct self-excitation frequency error in an injection synchronizing oscillator when regenerating a clock using the injection synchronizing oscillator having a wide operating bandwidth.例文帳に追加

動作帯域幅を広い注入同期発振器を用いてクロックを再生する際に、注入同期発振器の自励周波数エラーを補正する。 - 特許庁

A timing control circuit 14 generates the vertical synchronizing signals VD and the horizontal synchronizing signals HD based on the frequency division clock DCK.例文帳に追加

タイミング制御回路１４は、分周クロックＤＣＫに基づいて垂直同期信号ＶＤ及び水平同期信号ＨＤを生成する。 - 特許庁

A data output circuit outputs read data to a data terminal synchronizing with the adjusted clock signal.例文帳に追加

データ出力回路は、読み出しデータを調整クロック信号に同期してデータ端子に出力する。 - 特許庁

To provide a circuit for synchronizing timing to synchronize a data signal with a clock without using delay.例文帳に追加

遅延を用いずにデータ信号とクロックとを同期させるタイミング同期回路を提供すること。 - 特許庁

SYNCHRONIZING DEVICE FOR PIPELINE PROCESSING FOR MAINTAINING THROUGHPUT OVER BOUNDARY OF TWO ASYNCHRONOUS CLOCK DOMAINS例文帳に追加

２つの非同期クロック・ドメイン境界にわたる処理量を維持するためのパイプライン処理の同期装置 - 特許庁

To make controllable a printer according to working time by easily synchronizing a clock inside the printer.例文帳に追加

プリンタの内部クロックを容易に同期させて、就業時間にあわせたプリンタの制御を可能にする。 - 特許庁

The prescribed time is defined at least as ≤1/4 of the period of the communication synchronizing clock sCLK.例文帳に追加

前記所定時間は、通信同期クロックｓＣＬＫの周期の少なくとも１／４以下にする。 - 特許庁

A clock synchronizing circuit 100 is provided with a frequency divider 10, phase detector 20 and PLL circuit 30.例文帳に追加

クロック同期回路１００は、分周器１０、位相検出器２０、ＰＬＬ回路３０を備える。 - 特許庁

DIGITAL VCO, VCO CIRCUIT, PLL CIRCUIT, INFORMATION RECORDING DEVICE AND SYNCHRONIZING CLOCK SIGNAL GENERATING METHOD例文帳に追加

ディジタルＶＣＯ、ＶＣＯ回路、ＰＬＬ回路、情報記録装置及び同期クロック信号生成方法 - 特許庁

As the number of circuits operated synchronizing with a clock signal can be decreased, a standby current can be reduced.例文帳に追加

クロック信号に同期して動作する回路を少なくできるため、スタンバイ電流を削減できる。 - 特許庁

To provide a device and a method for generating clock, with which a synchronizing clock is generated on the basis of an analog signal to be inputted.例文帳に追加

入力されるアナログ信号に基づいて、同期化クロックを生成するクロック生成装置、及びクロック生成方法を提供する。 - 特許庁

To provide a jitter correction device of a PLL circuit synchronizing with a reference clock frequency by detecting clock jitter generated from the PLL circuit.例文帳に追加

ＰＬＬ回路から発生するクロックジッタを検出し、基準クロック周波数と同期するＰＬＬ回路のジッタ補正装置を提供する。 - 特許庁

The exchanges 101_3, 101_2 that receive the RDI cell, receive the synchronizing clock by switching to ports (e), (c) to obtain the same clock.例文帳に追加

これを受信した交換機１０１_３、１０１_２は同期用クロックをポートｅ、ｃに切り替えて受信することで同一のクロックを得る。 - 特許庁

To simplify the configuration of a communication apparatus by eliminating the need for a dedicated clock supply line which is used only for supplying a synchronizing clock.例文帳に追加

同期クロックを供給するためにのみ使用される専用のクロック供給線を不要にして、通信装置の構成を簡略化する。 - 特許庁

A synchronizing circuit 26 is operated by a clock generated by the frequency divider 25 and its output signal becomes an output clock CLK of the LSI 20.例文帳に追加

同期回路２６は分周器２５で生成されたクロックで動作し、その出力信号がＬＳＩ２０の出力クロックＣＬＫとなる。 - 特許庁

An in-device clock generating section 16 generates an in-device clock based on the synchronizing signal pulse and supplies it to each section of the device.例文帳に追加

装置内クロック生成部１６では、この同期信号パルスに基づいて装置内クロックを生成し、装置内の各部に供給する。 - 特許庁

To allow the phase synchronizing loop of a motherboard to obtain various clock frequencies by using a relatively low 400 MHz clock signal.例文帳に追加

この発明はマザー・ボードの位相同期ループが比較的低い４００ＭＨｚクロック信号を使用して、各種クロック周波数を得る。 - 特許庁

To provide a clock synchronizing circuit system capable of maintaining high synchronization accuracy even for an input clock of a high frequency.例文帳に追加

高い周波数の入力クロックに対しても高い同期精度を維持できるクロック同期回路システムを提供することを目的とする。 - 特許庁

A frequency divider 17 and a 1/2 frequency divider 18 generate a clock for an external LCD driver from a specific clock so that the frame clock of the external LCD driver is the same as the frame clock of an internal LCD driver, and a CPU generates a synchronizing signal for synchronizing the frame clock of the external LCD driver and the frame clock of the internal LCD driver with each other.例文帳に追加

分周器１７および１／２分周器１８により、外部ＬＣＤドライバのフレームクロックを内蔵のＬＣＤドライバのフレームクロックと同一になるように外部ＬＣＤドライバのクロックを所定のクロックから生成し、ＣＰＵにより、外部ＬＣＤドライバのフレームクロックと内蔵のＬＣＤドライバのフレームクロックとを同期させる同期信号を生成する。 - 特許庁

When it is judged that data in the synchronizing register are valid, data are supplied synchronously from an appropriate synchronizing register so that readjusted data can be caught using a system clock of which a receiving circuit is readjusted for specific transition of the clock when it is judged that data in the synchronizing register are valid.例文帳に追加

同期化レジスタ内のデータが有効であると判断されると、クロックの特定の遷移に対して受ける回路が再調整されたデータをシステムクロックを使用して捕捉できるように、データは適切な同期化レジスタから同期的に供給される。 - 特許庁

Test operation of a semiconductor memory is performed based on an internal clock signal of a high frequency other than an external clock signal, one part of data of a test result obtained synchronizing with the internal clock signal is selected, and the selected data is given to a tester device synchronizing with the external clock signal.例文帳に追加

この発明は、外部クロック信号よりも高周波の内部クロック信号に基づいて半導体記憶装置のテスト動作を実施し、内部クロック信号に同期して得られたテスト結果のデータの一部を選択し、選択したデータを外部クロック信号に同期してテスタ装置に与えて構成される。 - 特許庁

To provide a data synchronizing method and a data synchronizing circuit which has no need of high time-accuracy for generating a clock pulse for masking a clock signal even having an elevated frequency.例文帳に追加

クロック信号の周波数が高くなった場合についても、クロック信号をマスクするためのクロックパルスの発生に高い時間精度を必要としないデータ同期方法及びデータ同期回路を提供する。 - 特許庁

The synchronizing circuit 40 comprises latch circuits 44, 54, 64, 68 corresponding to internal clock signals P1, P2, and generates state transition signals RASP1, READP1, WRITEP1 indicating an operation mode synchronizing with the internal clock signals P1, P2.例文帳に追加

同期回路４０は、内部クロック信号Ｐ１，Ｐ２に応答するラッチ回路４４，５４，６４，６８を含み、内部クロック信号Ｐ１，Ｐ２に同期して動作モードを示す状態遷移信号ＲＡＳＰ１，ＲＥＡＤＰ１，ＷＲＩＴＥＰ１を発生する。 - 特許庁

A synchronizing clock circuit 22 (synchronizing signal generating apparatus for serial communication) comprises: a reference clock circuit 220; a phase comparator 221; a PLL filter 222; a VCO 223; and a frequency divider circuit 224.例文帳に追加

同期クロック回路２２（シリアル通信用同期信号発生装置）は、基準クロック回路２２０と、位相比較器２２１と、ＰＬＬフィルタ２２２と、ＶＣＯ２２３と、分周回路２２４とから構成されている。 - 特許庁

Or the through output line data are supplied to a receiving data synchronizing type transmitting device to extract the network synchronizing clock signal.例文帳に追加

あるいは、このスルー出力の回線データを、受信データ同期方式の伝送装置へ供給し、網同期用クロック信号の抽出を行わせることができる。 - 特許庁

A line synchronizing signal is output to be delayed by as much as one pixel clock with a laser position synchronizing signal corresponding to the detection signal of a laser beam.例文帳に追加

レーザ光の検出信号に対応するレーザ位置同期信号に合わせて、ライン同期信号が、画素クロックの１クロック分遅れて出力される。 - 特許庁

The bus slave 31-n has synchronizing means and speeding means, and the synchronizing means is connected to the bus to receive the data in synchronism with a third clock ΦCLK3.例文帳に追加

バススレーブ31-nは、同期化手段と高速化手段とを有し、同期化手段はバスに接続され第３クロックΦCLK3に同期してデータを受信する。 - 特許庁

To provide a synchronizing/processing method for seismic recording data, which is useful for synchronizing clock times among respective seismic recording data by using the seismic recording data themselves.例文帳に追加

地震記録データ自体を用いて各地震記録データ間の時刻同期を取るに有用な地震記録データの同期化処理方法を提供する。 - 特許庁

The synchronizing section outputs a second control word output signal, by synchronizing the outputted first control word output signal to the high delay resolution clock signal.例文帳に追加

同期部は、出力された第１制御ワード出力信号を高遅延分解能クロック信号に同期させて第２制御ワード出力信号を出力する。 - 特許庁

To provide a phase synchronizing circuit capable of accurately synchronizing phases of operation timing clock signals to be supplied to internal circuits in a plurality of chips.例文帳に追加

複数のチップ内の内部回路に供給される動作タイミング用のクロック信号の位相を正確に同期させることができる位相同期回路を提供する。 - 特許庁

The clock synchronizing system includes a phase-locked loop circuit for generating a multiplication clock on the basis of a reference clock, a frequency dividing circuit for generating a frequency dividing clock on the basis of the multiplication clock and a frame pulse generating circuit for generating a frame pulse by frequency-dividing the reference clock, wherein the frequency dividing clock is phase-locked by the frame pulse.例文帳に追加

基準クロックに基づき逓倍クロックを生成する位相同期回路と、逓倍クロックに基づき分周クロックを生成する分周回路と、基準クロックを分周してフレームパルスを生成するフレームパルス生成回路とを備え、前記分周クロックは前記フレームパルスにより位相同期化がなされることを特徴とする。 - 特許庁