「synchronizing clock」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To secure a high reliability by completely synchronizing a clock signal and a data signal output supplied to a slave station with each other in the case of accelerating the clock signal and the data signal output.例文帳に追加

クロック信号、データ信号出力を高速化した場合にも、子局に供給されるクロック信号、データ信号出力を完全に同期化し、高い信頼性を確保する。 - 特許庁

To provide an in-vehicle clock synchronization system capable of synchronizing various clocks mounted in a car with the time of the most precise clock among the clocks.例文帳に追加

車両に装備される多様な時計装置において、最も精度の高い時計の時刻に他の時計を同期させることができる自動車内時計の同期システムを提供すること。 - 特許庁

To provide a time synchronizer maintaining accuracy of an internal clock by selecting a time information server for synchronizing depending on a time difference between the internal clock and the time information server.例文帳に追加

内部時計と時刻情報サーバの時刻差に応じて同期を取る時刻情報サーバを選択することによって内部時計の正確度が維持される時刻同期装置を提供する。 - 特許庁

To provide a semiconductor circuit device for making it unnecessary to synchronously arbitrate an interface between a block synchronizing with a source clock and an integrated circuit part operating with a frequency different from the source clock.例文帳に追加

ソースクロックに同期するブロックと、ソースクロックと異なる周波数で動作する集積回路部とのインターフェースを同期調停することが不要となる半導体回路装置の提供。 - 特許庁

A refresh word line selecting circuit 15 is connected to a counter 16, the counter 16 generating a refresh-clock signal RCLK synchronizing with an external clock signal CLK and outputs it.例文帳に追加

リフレッシュワード線選択回路１５は、カウンタ１６と接続されており、該カウンタ１６は、外部クロック信号ＣＬＫと同期してリフレッシュクロック信号ＲＣＬＫを生成して出力する。 - 特許庁

When completing preparation for oscillating internal clocks, internal clock generating circuits 11, 12, and 13 of respective LSI 2, 3, and 4 respectively transmit oscillation preparation completion signals CLK_-EN 1, 2, and 3 to a clock synchronizing signal generating circuit 14.例文帳に追加

各ＬＳＩ2,3,4が備える内部クロック生成回路11,12,13は、内部クロックを発振する準備が完了すると、クロック同期信号生成回路14へ発振準備完了信号CLK_EN1,2,3を送信する。 - 特許庁

To provide a semiconductor integrated circuit having a control section outputting an operation control signal synchronizing with a clock signal without being affected by time length of a 'H' ('L') period of a clock signal.例文帳に追加

クロック信号の“Ｈ”（“Ｌ”）期間の時間長の影響を受けることなく、クロック信号に同期して動作制御信号を出力する制御部を有する半導体集積回路を得る。 - 特許庁

A data error during transfer can be prevented by synchronizing a data word TWB_DATA stored in the register element 20 with a clock signal SYS_CLK of the second clock input part 4.例文帳に追加

レジスタ素子２０に格納されるデータワードＴＷＢ＿ＤＡＴＡが第２クロック入力部４のクロック信号ＳＹＳ＿ＣＬＫに同期していることにより、転送中のデータエラーを防止できる。 - 特許庁

The different symbol transmission rates are used for different input data transfer speeds, and these different synchronizing clock rates are selected so as to be easily provided from a common clock.例文帳に追加

異なるシンボル送信レートが、異なる入力データ転送速度に対して用いられ、それらの異なる同期クロックレートが容易に共通クロックから得られることができるように選択される。 - 特許庁

A bit clock signal BC which is generated by a PLL circuit 20, while synchronizing with a fine clock mark signal FCM is divided by phase dividers 204, 38 and is imparted to a phase comparator 42.例文帳に追加

ファインクロックマーク信号ＦＣＭに同期してＰＬＬ回路２０により生成されるビットクロック信号ＢＣを分周器２０４，３８により分周して位相比較器４２に与える。 - 特許庁

A test signal given to the integrated memory is varied in synchronization with a test clock signal, an invalid state is set by a control signal being not synchronizing with this test clock signal, and given to the memory (3).例文帳に追加

混載メモリへ与えられるテスト信号をテストクロック信号に同期して変化させかつこのテストクロック信号と非同期の制御信号で無効状態を設定し、メモリ（３）へ与える。 - 特許庁

Shift registers 142.1, 142.2, etc., sequentially shift the start signal ST synchronizing with a clock signal CLOCK, thereby raising activity possible signals SR 1, SR 2, etc., sequentially to the H level, respectively.例文帳に追加

シフトレジスタ１４２．１，１４２．２…は、クロック信号ＣＬＯＣＫに同期してスタート信号ＳＴを順次シフトすることによって、活性可能信号ＳＲ１，ＳＲ２，…をそれぞれ順次Ｈレベルにする。 - 特許庁

The sub-scan direction shift register 105 actuates a piezoelectric element 60 by transmitting two pixels of the pixel data at a time to the sub-scan direction in synchronizing with a printing timing clock and a sub-scan clock.例文帳に追加

副走査方向シフトレジスタ１０５は、印字タイミングクロック及び副走査クロックに同期して、ピクセルデータを２ピクセルずつ副走査方向に転送して、圧電素子６０を駆動させる。 - 特許庁

An audio reproduction circuit 40 is provided with a video clock VCK synchronizing with a transmission side video clock reproduced based on a frame synchronous signal generated based on a receiving stream.例文帳に追加

オーディオ再生回路４０は、受信ストリームに基づき生成されたフレーム同期信号に基づき再生された、送信側のビデオ・クロックに同期するビデオ・クロックＶＣＫが供給される。 - 特許庁

Since ΔΣ modulation output processed in accordance with a multiplication clock of 1024fs, which a PLL part 60 generates, is formed in synchronizing with a clock CK of 256fs, influence of jitter (time-base error) existing in the multiplication clock is avoided.例文帳に追加

ＰＬＬ部６０が発生する１０２４ｆｓの逓倍クロックに従って処理されたΔΣ変調出力を、２５６ｆｓのクロックＣＫに同期させて成形するので、逓倍クロックに存在するジッタ（時間軸誤差）の影響を回避する。 - 特許庁

To provide a clock synchronization method and a synchronizing clock generator that apply no meaningless and harmful phase correction to a generated clock even when the object signal to be synchronized has distortion.例文帳に追加

同期させるべき処理対象信号が歪みを受けている場合に、生成クロックに対して無意味な位相補正や有害な位相補正が施されることのないクロック同期補正方法及び同期クロック生成装置を提供する。 - 特許庁

Controlling to read out data from a memory 4 synchronizing with the rise of a double cycle clock circuit 5 by controlling clock enable signal of the memory 4, shares the data bus between the memory 4 and the double cycle clock circuit.例文帳に追加

メモリ４のクロックイネーブル信号の制御により２倍周期クロックの回路５の立上がりに同期させてメモリ４からデータを読み出すように制御することで、メモリ４のデータバスと２倍周期クロックの回路のデータバスとを共用化する。 - 特許庁

After synchronizing the phase of the 1st clock signal with the phase of the feedback signal, a phase comparator compares the phase of the 1st clock signal with a phase of a 2nd clock signal with a 2nd frequency and generates a difference signal, corresponding to the phase difference.例文帳に追加

第１クロック信号とフィードバック信号の位相が同期した後、位相比較器は第１クロック信号の位相と第２周波数を有する第２クロック信号の位相を比較し、位相差に対応する差信号を発生させる。 - 特許庁

A second delay synchronizing circuit generates a second clock signal by delaying the external clock signal just for second prescribed time in response to the inverted signal of the output signal of the duty cycle corrector and the inverted signal of the feedback clock signal.例文帳に追加

第２遅延同期回路はデューティサイクル補正器の出力信号の反転信号とフィードバッククロック信号の反転信号に応答して外部クロック信号を第２所定時間だけ遅延させて第２クロック信号を発生する。 - 特許庁

This device is provided with a frequency-determining circuit 83 which generates a clock signal roughly synchronized in phase with the external clock signal and a fine adjusting circuit 85 generating an internal synchronizing signal which is precisely synchronized in phase with the external clock signal.例文帳に追加

外部クロック信号に粗い精度で位相同期したクロック信号を生成する周波数決定回路（８３）と、外部クロック信号に微細精度で位相同期した内部同期信号を生成する微調整回路（８５）とを設ける。 - 特許庁

A frequency control block 31 controls the frequency of a read clock signal RCK being a reference for generating the horizontal synchronizing and vertical synchronizing signals so that a phase difference between a vertical synchronizing signal VDin of the input image signal SVin and a vertical synchronizing signal VDout of the output image signal SVout can be eliminated.例文帳に追加

水平及び垂直同期信号の生成の基準となる読出クロック信号ＲＣＫの周波数を、周波数制御ブロック３１によって入力画像信号ＳＶinの垂直同期信号ＶＤinと出力画像信号ＳＶoutの垂直同期信号ＶＤoutとの位相差が無くなるように制御する。 - 特許庁

A phase switching detection part 56b synchronizes the binarized response signal (g) with an internal clock to output a synchronizing response signal and operates in synchronism with the internal clock CK1 to detect a phase shift point of the synchronizing response signal and outputs a detection pulse PhO.例文帳に追加

位相切換検出部５６ｂはこの２値化応答信号ｇを内部クロックで同期させて同期応答信号を出力し、また内部クロックＣＫ１に同期して動作し、同期応答信号の位相変位点を検出して検出パルスＰｈＯを出力する。 - 特許庁

A drive pulse generating section 20 of the sensor unit 18 captures the reference clock CR and the synchronizing signal SS and generates a drive pulse (including a 2nd storage period signal) to drive a CCD 16 on the basis of the reference clock CR and the synchronizing signal SS.例文帳に追加

センサユニット１８においては、駆動パルス発生部２０が基準クロックＣ_Rおよび同期信号Ｓ_Sを取り込み、基準クロックＣ_Rおよび同期信号Ｓ_Sに基づきＣＣＤ１６を駆動するための駆動パルス（第２の蓄積期間信号を含む）を発生する。 - 特許庁

By measuring the period of these synchronizing pulses by a reference clock from a reference clock generating source 21 inside each servo driver, using this measurement result and correcting the internal period of the servo driver, the internal period of the servo driver is synchronized with the synchronizing pulses.例文帳に追加

この同期パルスの周期を各サーボドライバ内部の基準クロック発生源２１からの基準クロックで測定し、この測定結果を利用してサーボドライバの内部周期を補正することにより、同期パルスに対するサーボドライバの内部周期の同期を実現する。 - 特許庁

A drive pulse generating section 19 of the sensor unit 17 captures a reference clock CR and a synchronizing signal SS and generates a drive pulse (including a 1st storage period signal) to drive a CCD 15 on the basis of the reference clock CR and the synchronizing signal SS.例文帳に追加

センサユニット１７においては、駆動パルス発生部１９が基準クロックＣ_Rおよび同期信号Ｓ_Sを取り込み、基準クロックＣ_Rおよび同期信号Ｓ_Sに基づきＣＣＤ１５を駆動するための駆動パルス（第１の蓄積期間信号を含む）を発生する。 - 特許庁

Phase detectors 8, 21 detect phase differential information of clocks generated by the voltage controlled crystal oscillator circuits 5, 18 and a clock synchronizing to another clock of a communication device, and makes the clock follow to synchronize to the clock of another communication device following to the detected phase differential information.例文帳に追加

電圧制御水晶発振回路５・１８で生成されたクロックと、他の通信装置のクロックに同期させたクロックとの位相差情報をフェーズディテクタ８・２１が検出し、検出した位相差情報に従って、他の通信装置のクロックに同期するよう、クロックを追従させる。 - 特許庁

Furthermore, the battery pack outputs the information signal to the electric equipment 20 via the transmitter 15, based on the clock pulse of the built-in clock circuit 14, without detecting the request signal of the electric equipment 20 and without synchronizing the clock circuit 14 with the clock of the electric equipment 20.例文帳に追加

さらに、パック電池は、電気機器２０の要求信号を検出することなく、また、クロック回路１４を電気機器２０のクロックに同期させることなく、内蔵するクロック回路１４のクロックパルスに基づいて送信部１５を介して情報信号を電気機器２０に出力している。 - 特許庁

A data input is latched synchronizing with a system clock input, and a plurality of register cells 20 through which the system clock input passes are divided into a plurality of groups, and the clock propagating routes of the plurality of register cells belonging to the same group are formed so that a plurality of sets of clock propagating cells 200 can be formed.例文帳に追加

データ入力をシステムクロック入力に同期してラッチするとともにシステムクロック入力を通過させる複数のレジスタセル２０を複数のグループに分け、同一のグループに属する複数のレジスタセルのクロック伝搬経路を形成して複数組のクロック伝搬セル２００ を形成する。 - 特許庁

In this video signal processor 2, by a synchronizing signal separation circuit 9 and a PLL circuit 10, a sampling clock ADCLK matched with the phase of the horizontal synchronizing signals of the video signals is generated.例文帳に追加

映像信号処理装置２では、同期信号分離回路９およびＰＬＬ回路１０により、前記映像信号の水平同期信号の位相に合わせたサンプリングクロックＡＤ_CLKが生成される。 - 特許庁

The period setting section sets a detection period including at least a period for predicting that the horizontal synchronizing signal is ON, for each cycle of the horizontal synchronizing signal while using a crystal clock signal.例文帳に追加

期間設定部は、水平同期信号がオン期間であると予測される期間を少なくとも含む検出期間を、水晶クロック信号を用いて水平同期信号の１周期毎に設定する。 - 特許庁

The correction quantities can individually be set by making an OB pixel integrating circuit discriminate a field from a vertical synchronizing signal transmitted from a synchronizing signal generator, a horizontal line from a horizontal synchronizing signal, and the color of one pixel from a clock pulse.例文帳に追加

同期信号発生器により伝送される垂直同期信号ＶＤよりフィールドを、水平同期信号より水平ラインを、クロックパルスより１画素のカラーをＯＢ画素積分回路に識別させることによって各々独立に補正量を設定することができる。 - 特許庁

The signal is read by a clock head for synchronizing, and a high-frequency signal being synchronized with the signal is used for writing by a magnetic head.例文帳に追加

この信号をクロックヘッドで読み込み同期を取り、これと同期した高周波信号を用いて磁気ヘッドにより書き込みを行う。 - 特許庁

In addition, the pixel clock generating parts 74a-74d generate pixel clocks (CH1-CH4) using each delay synchronizing signal as a trigger.例文帳に追加

さらに、画素クロック生成部７４ａ〜７４ｄは、それぞれ遅延同期信号をトリガーとして、画素クロック（ＣＨ１〜ＣＨ４）を生成する。 - 特許庁

To provide a symbol synchronizing circuit preventing an increase in clock phase deviation due to a temperature change or the like using a single synchronization circuit system.例文帳に追加

同期回路が１系統で、温度変化等によるクロック位相ずれの増大を防止できるシンボル同期回路を提供すること。 - 特許庁

The receiver circuit receives serial data including predetermined patterns so as to generate sampled data by synchronizing the serial data with a clock signal and by sampling the same.例文帳に追加

レシーバ回路は、所定のパターンを含むシリアルデータを受け取り、クロック信号に同期してシリアルデータをサンプリングしてサンプルドデータを生成する。 - 特許庁

Generated from a synchronizing signal extracted from an input analog signal is 27 MHz clock used as the reference of the component digital image signal.例文帳に追加

入力アナログ信号より抽出した同期信号から、コンポーネントデジタル映像信号の基準となる２７ＭＨｚクロックを生成する。 - 特許庁

To minimize phase jump in the clock switching in the case of selecting one of plural reference clocks, and synchronizing by a PLL circuit.例文帳に追加

複数の参照クロックから一つを選択してＰＬＬ回路で同期をとる場合に、クロック切り替え時の位相ジャンプを最小に抑える。 - 特許庁

A PLL circuit 1 outputs an output system clock signal S4 phase- locked for an inputted horizontal synchronizing signal S16.例文帳に追加

ＰＬＬ回路１が、入力される水平同期信号Ｓ１６に対して位相ロックした出力システムクロック信号Ｓ４を出力する。 - 特許庁

A PLL circuit 5 is provided with a phase adjusting device 52 and generates a sampling clock CK that synthesizes with a horizontal synchronizing signal from a personal computer.例文帳に追加

ＰＬＬ回路５は位相調整器５２を備え、パソコンからの水平同期信号に同期したサンプリングクロックＣＫを発生する。 - 特許庁

Sense amplifiers SA1, SA2, SA3, SA4 in units connected to the bit lines BL1, BL2, BL3, BL4 switches successively a plurality of units synchronizing with a clock pulse and is started.例文帳に追加

ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４に接続されたユニット内のセンスアンプＳＡ１，ＳＡ２，ＳＡ３，ＳＡ４が、クロックパルスに同期して複数のユニットを順次切り替えて起動する。 - 特許庁

In short, the frequency of the clock signal generated in a state asynchronous with a horizontal synchronizing signal is varied in a prescribed cycle.例文帳に追加

つまり水平同期信号とは非同期な状態で生成されたクロック信号を所定の周期でそのクロック周波数を可変する。 - 特許庁

By a clock control section 120, the PTS of the display leading picture is given to the audio decoder 140 and the title decoder 150 as synchronizing signals.例文帳に追加

クロック制御部１２０は、表示先頭ピクチャのＰＴＳを同期信号としてオーディオデコーダ１４０および字幕デコーダ１５０に与える。 - 特許庁

The slave servers calculate a clock difference between the master and the slaves based on the synchronizing packet and changes a transfer rate in response to the calculated value.例文帳に追加

スレーブサーバは、同期パケットに基づいてマスターおよびスレーブ間のクロック差を算出し、算出値に従って転送レートを変更する。 - 特許庁

An internal command receiving circuit receives an internal command signal internally generated synchronizing with the other side of transition edge of the first clock signal.例文帳に追加

内部コマンド受信回路は、内部で生成する内部コマンド信号を第１クロック信号の他方の遷移エッジに同期して受信する。 - 特許庁

Synchronizing circuit 31, 32 and 33 synchronize the read data signal RD, the write data signal WD, and the address signal A with the clock signal CK4, respectively.例文帳に追加

同期回路３１，３２，３３は、リードデータ信号ＲＤ，ライトデータ信号ＷＤ，アドレス信号Ａをクロック信号ＣＫ４に同期させる。 - 特許庁