「transfer bus」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A micro controller CNT in the system MSYS, for example, can use the bus during the data transfer, since the bus is not used in the data transfer.例文帳に追加

データ転送によりバスが使用されないため、例えば、システムＭＳＹＳ内のマイクロコントローラＣＮＴは、データ転送中にもバスを使用できる。 - 特許庁

To provide a data transfer method and a bus master control unit having a common bus and enabling to improve data transfer efficiency in both devices.例文帳に追加

共通のバスを有し、バスマスタとして働く双方の装置においてデータの転送効率の向上が図れるデータ転送方法およびバスマスタ制御装置を提供することを目的とする。 - 特許庁

Another node fetches the read request on the transfer bus B1, and when the node has the latest data, the node outputs the latest data to the transfer bus B1.例文帳に追加

他のノードは転送バスＢ１上のリード要求を取り込み、自分が最新データを持っている場合には、最新データを転送バスＢ１に出力する。 - 特許庁

By fetching the plurality of data transfer parameters (701) with one bus access, the bus neck between the data transfer circuit (800) and the local memory (113) can be eliminated.例文帳に追加

一度のバスアクセスで複数のデータ転送パラメータ（７０１）をフェッチすることにより、データ転送回路（８００）とローカルメモリ（１１３）との間のバスネックを解消できる。 - 特許庁

To surely transfer trace data for debugging to an external debugger without being late for the data transfer speed of a tracing source even though a bus clock frequency is accelerated and a bus bit width becomes large.例文帳に追加

バスクロック周波数が高速化したり、バスビット幅が大きくなっても、トレース元のデータ転送速度に遅れることなく、デバッグ用のトレースデータを確実に外部デバッガに受け渡す。 - 特許庁

To shorten the continuous occupancy time of a system bus in an image data transfer controller to receive color image data by DMA transfer through the system bus, and to execute the buffering and external output of the image data.例文帳に追加

システムバスを介してＤＭＡ転送によりカラー画像データの転送を受け，これをバッファリングしながら外部出力する画像データ転送制御装置において，システムバスの連続占有時間を短くできること。 - 特許庁

To increase the efficiency of processing of a plurality of devices while saving on power by a simple configuration, in a data transfer system having a plurality of devices connected to a common bus so as to occupy the bus in sequence for data transfer.例文帳に追加

複数の装置が共通のバスに接続され順次バスを占有してデータ転送を行うデータ転送システムで、簡単な構成で省電力を図りながら前記複数の装置が効率良く処理を行えるようにする。 - 特許庁

The use of bus is so controlled that when the data transfer to other function parts is performed through the bus, the data transfer is carried out according to the receiving capability information.例文帳に追加

この他の機能部へバスを介してデータ転送を実行する際に、受信能力情報に基づいてデータ転送を実行可能とするように前記バスの使用を制御する。 - 特許庁

During a period T7-T8 of data transfer T6-T9 between a memory controller Memo_Cnt and one nonvolatile memory device Memo_Dv0 via an internal common bus Int_Bus, data transfer is interrupted.例文帳に追加

内部共通バスＩｎｔ＿Ｂｕｓを介してのメモリコントローラＭｅｍｏ＿Ｃｎｔと１つの不揮発性メモリデバイスＭｅｍｏ＿Ｄｖ０の間のデータ転送Ｔ６〜Ｔ９の間Ｔ７〜Ｔ８に、このデータ転送を中断する。 - 特許庁

To provide a data processor capable of efficiently executing real time transfer by inexpensive structure using a general-purpose bus without especially considering data transfer having real time characteristics without using a special bus interface.例文帳に追加

特別なバスインタフェースを用いることなく、リアルタイム性を有するデータ転送を特に考慮していない汎用バスを用いた安価な構成で、リアルタイム転送を効率的に実行できるデータ処理装置を提供すること。 - 特許庁

A data transfer controller contains a PATAI/F10 connected to a PATA bus, an SATAI/F50 connected to an SATA bus and a sequence controller 30 conducting a transfer sequence control.例文帳に追加

データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０を含む。 - 特許庁

When a data transfer controlling part 4 recognizes effective data when data transferable notice is issued from the part 5 and while the bus occupation instruction from the part 6 exists, it performs data transfer to the processor through the bus.例文帳に追加

データ転送制御部７は、保留事象検出部５からのデータ転送可能通知時およびバス監視部６からのバス占有指示がある間に有効データを認識すると、バスを介してプロセッサへデータ転送を行う。 - 特許庁

When the ID of an ID queue part 7 is matched with the ID of transfer data from bus slaves 3-1 and 3-2, a transfer control part 8 transfers the ID to a bus master as the destination.例文帳に追加

転送制御部８は、ＩＤキュー部７のＩＤとバススレーブ３−１、３−２からの転送データのＩＤが一致した場合はあて先のバスマスタに転送する。 - 特許庁

To provide an interface device, capable of suspending bus reset only concerning specified data transfer desired for avoiding the interruption of data transfer due to bus reset, without damaging the function of hot swapping.例文帳に追加

ホットスワッピングの機能を損なうことなく、バスリセットによるデータ転送の中断を回避させたい特定のデータ転送についてのみバスリセットを延期させ得るインターフェース装置を提供する。 - 特許庁

The address/data setting device 300 receives the data sent by the bus master device 200, sets a transfer destination address based upon the held address, and transmits the data to the set transfer destination address of the bus slave device 400.例文帳に追加

アドレス／データ設定装置３００は、バスマスタ装置２００が送信したデータを受信し、保持しているアドレスに基づいて、転送先アドレスを設定し、設定したバススレーブ装置４００の転送先アドレスにデータを送信する。 - 特許庁

The memory communicates with other components in the system via a main command bus configured to transfer address-specific commands and a supplementary command bus configured to transfer general commands.例文帳に追加

メモリは、アドレス固有のコマンドを送るように構成されているメインコマンドバス、および一般コマンドを送るように構成されている補助コマンドバスによって、システムの他のコンポーネントと通信する。 - 特許庁

To provide a data transfer control system capable of properly controlling data transfer between a device connected to a first bus and a plurality of logical units connected to a second bus.例文帳に追加

第１のバスに接続されるデバイスと第２のバスに接続される複数のロジカルユニットとの間での適正なデータ転送制御を実現できるデータ転送制御システム等の提供。 - 特許庁

The data transfer control device includes: a PATA (Parallel AT Attachment) I/F 10 connected to a PATA bus; an SATA I/F 50 connected to an SATA bus; and a sequence controller 30 performing transfer sequence control.例文帳に追加

データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０とを含む。 - 特許庁

The type of reading or writing data transfer to be performed by the master engine is decided to optimize a bus operation in response to a transfer request which is asynchronously received from the device connected to the bus.例文帳に追加

マスタ・エンジンによって実行される読取または書込のデータ転送のタイプは、バスに結合されたデバイスから非同期に受け取る転送要求に応答して、バスの動作を最適化するように決定される。 - 特許庁

This data transfer control circuit is a data transfer control circuit 2 connected between a first bus 11 to which a first CPU 3 and a first storage part 5 are connected and a second bus 12 to which a second CPU 4 and a second storage part 6 are connected.例文帳に追加

データ転送制御回路は、第１ＣＰＵ３及び第１記憶部５が接続された第１バス１１と、第２ＣＰＵ４及び第２記憶部６が接続された第２バス１２との間に接続されたデータ転送制御回路２である。 - 特許庁

To provide an inter-package monitoring device of a bus-sharing parallel data transfer system which makes it possible to always perform inter- package monitoring of the bus-sharing parallel data transfer system through very simple circuitry.例文帳に追加

非常にコンパクトな回路構成でバス共有パラレルデータ転送システムにおけるパッケージ間の常時監視を可能としたバス共有パラレルデータ転送システムにおけるパッケージ間監視装置を提供する。 - 特許庁

To provide a bridge device capable of suppressing overhead at the time of data transfer even when a target side bus is not in a free state and improving bus application efficiency and burst transfer length.例文帳に追加

一方のバスから他方のバスにブリッジ装置を経由してデータを転送する際に、転送先のバスが空き状態でない場合は、データ転送が中断され、バースト転送長が内部バッファの容量に制限される。 - 特許庁

The data transfer control device includes a PATAI/F (parallel AT attachment interface) 10 connected to a PATA bus; an SATAI/F (serial AT attachment interface) 50 connected to an SATA bus; and a sequence controller 30 performing transfer sequence control.例文帳に追加

データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０を含む。 - 特許庁

In the integrated circuit 10 having a high speed bus 104, a middle speed bus 108 and a bridge 109 connected with the high speed bus 104 and the middle speed bus 108 and to repeat data transfer between both of the buses, the bridge 109 acquires signals on the high speed bus 104 and the middle speed bus 108 and outputs them to a debugger 13.例文帳に追加

高速バス１０４と、中速バス１０８と、高速バス１０４および中速バス１０８に接続され、両バス間のデータ転送を中継するブリッジ１０９を備えた集積回路１０において、ブリッジ１０９が高速バス１０４および中速バス１０８上の信号を取得して、デバッガ１３へ出力する。 - 特許庁

Using communications via an ad hoc network 7 formed by an ad hoc sending/receiving part 14 and serving as a network between wireless terminals with a relay function, an arrival time sending/receiving part 24 sends and receives the time of arrival at the transfer bus station to and from a terminal device on another bus on a transfer bus line.例文帳に追加

到達時間授受部２４は、アドホック送受信部１４が形成する中継機能付き無線端末間ネットワークであるアドホックネットワーク７を介した通信により、乗換えバス停への到達時間を、乗換えバス路線の他のバス上の端末装置との間で授受する。 - 特許庁

Two each vertical bus lines 221, 222, 223, 224 and pads 231, 232, 233, 234 for each phase are provided on two-phase horizontal bus lines 211, 212 placed along a horizontal transfer register 113, and horizontal transfer clocks Hψ1, Hψ2 of each phase are supplied to the horizontal bus lines 211, 212.例文帳に追加

水平転送レジスタ１１３に沿って配置された２相の水平バスライン２１１、２１２に対し、各相毎に２つの垂直バスライン２２１、２２２、２２３、２２４及びパッド２３１、２３２、２３３、２３４が設けられ、各相の水平転送クロックＨφ１、Ｈφ２が供給されている。 - 特許庁

To provide a bus arbitrating device which is effective in a call where plural bus masters for respectively dealing with processing of kinds of different emergency exist as a bus master for dealing with processing, and in which such a necessity as to perform data transfer at a transfer rate equal to or higher than a fixed standard occurs at any time.例文帳に追加

一定水準以上の転送レートでデータ転送を行う必要が随時発生するような処理を扱うバスマスタであってそれぞれが緊急度の異なる種類の処理を扱うバスマスタが複数存在する場合において有用なバス調停装置を提供する。 - 特許庁

When there is a data transfer request, the processor 20a sets an answer code indicating that the bus is in use in the diagnostic control part 30a, and then transfers data through the data bus 100 and sets an answer code indicating that the bus is not used after the transfer.例文帳に追加

プロセッサ２０ａは、データ転送要求がある場合、診断制御部３０ａにバス使用中の応答コードをセットした後、データバス１００を介してデータの転送を行い、転送終了後、バス未使用の応答コードをセットする。 - 特許庁

A bus occupancy amount and shared buffer occupancy amount per bus access are controlled variably in accordance with the operation mode, frequency, data transfer word count, data hit rate, load factor, data processing amount and accessed bus slave of the plurality of bus masters.例文帳に追加

複数のバスマスタの動作モード、周波数、データ転送語数、データヒット率、負荷率、データ処理量、アクセスするバススレーブに応じてバスアクセス１回当たりのバス占有量および共有バッファの占有量を可変制御する。 - 特許庁

Because the address signal can be output to the second bus in the same cycle as the bus cycle wherein the address signal is output to the first bus, reduction of one cycle becomes possible in the low-speed bus cycle to achieve low latency transfer.例文帳に追加

第１バスにアドレス信号が出力されたバスサイクルと同じサイクルで、第２バスにアドレス信号を出力することが可能となるため、低速なバスサイクルで１サイクル分削減可能となり、低レイテンシ転送が実現できる。 - 特許庁

Requests from the bus masters 2m0 to 2mX is handled thereby by a unit that is the request data thread, the bus transfer is performed independently of the operation of the bus masters 2m0 to 2mX, and the bus line 6 is efficiently used.例文帳に追加

このように構成することによって、バスマスタ２ｍ０〜２ｍＸからのリクエストをリクエストデータスレッドという単位で扱うことが可能となり、バスマスタ２ｍ０〜２ｍＸの動作とは独立してバス転送を行うことができ、バスライン６を効率良く利用することができる。 - 特許庁

Concerning the serial data transfer device for a microcomputer having a bus connecting interface with an external device, a bus connecting data terminal is not always driven but is not used at all when there is no bus cycle, and a fixed non-using period exists even during a bus cycle period without fail.例文帳に追加

外部デバイスとのバス接続インターフェースを有するマイコンのシリアルデータ転送装置において、バス接続データ端子は、常にドライブされているわけではなくバスサイクルが無い場合は全く使われず、バスサイクル期間中でも必ず一定の未使用期間が存在する。 - 特許庁

The high speed data bus 203 having less load capacity and a paralleled low speed control bus 107 are provided on the panel, and by blocking (103) the low speed control bus 107, a high speed transfer is made possible as a whole even when a wiring transmission delay in the high speed data bus 203 occurs.例文帳に追加

パネル上に負荷容量の小さい高速データバス２０３と、並列化した低速制御バス１０７を設け、低速制御バス１０７をブロック化する（１０３）ことにより高速データバス２０３での配線伝達遅延が発生しても全体では高速の転送を可能とする。 - 特許庁

A computer system controls data transfer between respective apparatuses by setting the data band width of an input bus 30a longer than the data band width of an output bus 40a (setting the data band width of an input bus 30b longer than than the data band width of an output bus 40b).例文帳に追加

本発明にかかるコンピュータシステムは、入力バス３０ａのデータ帯域幅を出力バス４０ａのデータ帯域幅よりも大きく設定し（入力バス３０ｂのデータ帯域幅を出力バス４０ｂのデータ帯域幅よりも大きく設定し）て、各装置間にかかるデータ転送を制御する。 - 特許庁

When an interruption request (NCS_IPS=1) is outputted from the CPU 990 to the image processing part 20, the DMA transfer is stopped and the CPU bus is connected to the local bus by the bus switch 930 to provide the control right of the local bus to the CPU 990.例文帳に追加

このときにＣＰＵ９９０から画像処理部２０に割込要求（ NCS_IPS＝１）があると、ＤＭＡ転送を停止するとともに、バススイッチ９３０によりＣＰＵバスとローカルバスとを接続することでローカルバスの制御権をＣＰＵ９９０に与える。 - 特許庁

Then the IC2 bus address decoder 4 gives the bus number to a switch control circuit 5 to turn on/off switches 6, 7, 8, 9 to connect a bus 18 to which the master device 2 is connected to an I2C bus (a caption 19 in figure) to which the slave device 10 being an object of data transfer is connected.例文帳に追加

そして、Ｉ２Ｃバスアドレスデコーダ４は、バス番号をスイッチ制御回路５に送信し、スイッチ６，７，８，９をＯＮ／ＯＦＦして、マスタデバイス２が接続されるバス１８とデータ転送の対象となるスレーブデバイス１０が接続されるＩ２Ｃバス（図１では１９）とを接続する。 - 特許庁

The device 2 includes a buffer 25 in which transfer data DAT is stored and a bus cycle generation unit 26 performing burst transfer of the data DAT between the buffer 25 and the transfer source or the transfer destination.例文帳に追加

そのＤＭＡ転送制御装置２は、転送データＤＡＴが格納されるバッファ２５と、バッファ２５と転送元あるいは転送先との間で転送データＤＡＴのバースト転送を行うバスサイクル発生部２６と、を備える。 - 特許庁

In the transaction transfer, order of the PCI bus is applied, while in the data transfer, order of transfer is controlled on the basis of a data transfer start condition.例文帳に追加

ここでトランザクションの転送ではＰＣＩバスの順序を適用し、データ転送ではデータ転送起動条件に基づいて転送順を制御する。 - 特許庁

To provide a bus transceiver in which a high speed binary transfer mode for half-duplex binary transfer of data signals is combined with a ternary control transfer mode having a full-duplex dominant logic transmission scheme for full-duplex transfer of control signals.例文帳に追加

データ信号の半二重２進転送用の高速２進転送モードと、制御信号の全二重転送用の全二重ドミナント論理送信方式を有する３進制御転送モードを組み合わせたバス・トランシーバを提供する。 - 特許庁

A 1st logic unit outputs a transfer request and a type signal expressing the type of the transfer request to one of these buses and a 2nd logic unit receives the transfer request from the bus and executes operation corresponding to the transfer request.例文帳に追加

第１のロジックユニットが転送要求と前記転送要求のタイプを表すタイプ信号とをバス上に出力し、第２のロジックユニットがバスから前記転送要求を受け取り、前記転送要求に応じて動作を行う。 - 特許庁

All the pieces of information such as the transfer origin address, the transfer destination address and transfer amount required for the transfer are set from the first CPU 12 on the side of the first bus 11 to the first DMA controller 32 and the second DMA controller 33.例文帳に追加

転送元アドレス、転送先アドレス、転送量など転送に必要なすべての情報は第１バス１１側の第１ＣＰＵ１２から第１ＤＭＡコントローラ３２と第２ＤＭＡコントローラ３３とに設定される。 - 特許庁

To provide a USB (Universal Serial Bus) adapter which can adopt a transfer system suitable to transfer data while suppressing a delay of data transfer in the data transfer from a USB adapter to a host device.例文帳に追加

ＵＳＢアダプタからホスト機器へのデータ転送において、データ転送の遅延を抑制するとともに、転送するデータに適した転送方式を採用することが可能なＵＳＢアダプタを提供する。 - 特許庁

An extract means 24 monitors the common bus to extract a result of acquisition and release operations of the data transfer resource by node units other than a transfer resource manager 51M, a read means 23 reads management information in the transfer resource manager 51M via the common bus.例文帳に追加

抽出手段２４が、共通バスをモニタして、転送資源マネージャ５１_M以外のノード装置によるデータ転送資源の獲得動作及び解放動作の結果を抽出するとともに、読出し手段２３が、共通バスを介して転送資源マネージャ５１__M内の管理情報を読み出す。 - 特許庁

A data transfer device 4 such as a DMAC to control data transfer on an external bus of the microcomputer is provided and a buffer register means EXDiDRm is provided in a bus interface means 72 to be utilized for external access by the data transfer device.例文帳に追加

マイクロコンピュータの外部バス上のデータ転送を制御するＤＭＡＣのようなデータ転送装置（４）を設け、データ転送装置による外部アクセスに利用されるバスインタフェース手段（７２）には、バッファレジスタ手段（ＥＸＤｉＤＲｍ）を設ける。 - 特許庁

A transfer support part 30 implements a transfer support process for supporting transfers at the transfer bus station on the basis of the time of arrival calculated by the arrival time calculating part 22 and the time of arrival of another bus obtained by the arrival time sending/receiving part 24.例文帳に追加

乗換え支援部３０は、到達時間算出部２２により算出された到達時間と到達時間授受部２４により取得された他のバスの到達時間に基づき、乗換えバス停での乗換えを支援する乗換え支援処理を行う。 - 特許庁