「"ショットキー接合"」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

また、ＭＯＳＦＥＴのｐボディ領域６内でソース領域と直接のコンタクトせず、前記ショットキー接合の端部のｐ型領域にＭＯＳＦＥＴを介して電気的に接続される構造を有する。例文帳に追加

Direct contact with a source region is not provided in the p-body region 6 of the MOSFET, and electrical connection with the p-type junctions at the ends of the Schottky junction is provided via the MOSFET. - 特許庁

ショットキー接合部７の領域のアノード電極１の領域に対する割合Ｒsch と、セルピッチＷと、Ｐ^+ アノード層２の拡散深さＸJ の関係を、Ｗ＜Ｋ（Ｘj ／Ｒsch ）を満足させながら、Ｋの値を５以下とする。例文帳に追加

The ratio Rsch of a region on a Schottky junction 7 to a region of an anode electrode 1, the cell pitch W, the diffusion depth Xj of a p+ anode layer 2 meet a relation W<K(Xj/Rsch) with K set to 5 or less. - 特許庁

ショットキー接合が逆バイアスされるとき、逆阻止領域３３ｂと整流領域１３の間に形成されるｐｎ接合も逆バイアスされ、ｐｎ接合から広がった空乏層で整流領域１３が満たされる。例文帳に追加

When the Schottky junction is inversely biased, a pn junction formed between the inverse rejection region 33b and rectifying region 13 is also inversely biased, and the rectifying region 13 is filled with a depletion layer spreading from the pn junction. - 特許庁

電極３のうち少なくとも１つは、半導体層２との間に光６のフォトンエネルギー以下の障壁高さを持つショットキー接合を形成する。例文帳に追加

At least one of the electrodes 3 forms a Schottky junction having a barrier height not more than that of the photon energy of the light 6 between the electrode and the semiconductor layer 2. - 特許庁

ショットキー接合部に光照射してテラヘルツ波を発生または検出するタイプの、テラヘルツ波発生効率及び検出効率を向上させた光素子を提供する。例文帳に追加

To provide an optical element of type irradiating light to a Schottky junction part to generate or to detect the terahertz wave and improving the generation efficiency and detection efficiency of the terahertz wave. - 特許庁

横型ＭＯＳＦＥＴのソース領域４、ドレイン領域５、ｐウェル領域３が形成されるｎウェル領域２にアノード電極１５を設けてショットキー接合１６を形成する。例文帳に追加

A source region 4, a drain region 5, and a p well region 3 are formed in an n well region 2 of a lateral MOSFET, an anode electrode 15 is provided in the n well region 2 to form a Schottky junction 16. - 特許庁

ＳＯＩ層３におけるコンタクト６１との接続部分（即ち、素子分離絶縁膜４１の下）に、不純物濃度の高いＰ^+領域を形成せずに、ＳＯＩ層３とボディコンタクト６１とをショットキー接合させる。例文帳に追加

This method forms a Schottky junction between an SOI layer 3 and a body contact 61 in a joint area (namely, below an element separation insulating film 41) for a contact 61 in the SOI layer 3 without forming a P^+ area with a high impurity concentration. - 特許庁

縦形に配置したショットキー接合に薄い絶縁膜を挟んだ接合により、ソース、ドレイン電極を形成し、ゲート電極により該接合にある絶縁膜のトンネルを制御せしめる構造にする。例文帳に追加

In this structure, the electrode 350 can strongly suppress the leakage current because of a barrier 931 sandwiched between the channel 150 and this electrode. - 特許庁

表面は、分離素子９の半導体材料に関して、ｐｎ接合、ショットキー接合またはヘテロ接合を形成する導電性または半導電性の材料からなる層１１で少なくとも部分被覆。例文帳に追加

The surface for the semiconductor material of the separating device 9 is at least partially shielded by a layer 11 which is made by conductive or semi-conductive material for forming pn joint, shot key joint or hetero joint. - 特許庁

励起光とショットキー接合部との相互作用の領域を拡大して、テラヘルツ波の発生効率またはテラヘルツ波の検出のＳＮを向上することができるテラヘルツ波素子を提供する。例文帳に追加

To provide a terahertz-wave device capable of improving the generation efficiency of a terahertz wave or improving S/N ratio of detecting the terahertz wave by increasing a region of the interaction between exciting light and a Schottky junction portion. - 特許庁

製造工程を大幅に増加することなく、ショットキー接合部の耐圧低下を抑止しつつ、発展型ＢＰ−ＬＤＤ構造のＭＥＳＦＥＴを形成しうる半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device in which an MESFET of a developing BP-LDD structure can be formed, while avoiding a substantially increased number of manufacturing steps and suppressing reduction of a breakdown voltage in a Schottky junction, and also provide a method for manufacturing the device. - 特許庁

半導体シリコンウェーハ上にショットキー接合された電極であって、半導体シリコンウェーハ上に酸化膜を介することなくアルミナ（Ａｌ_２Ｏ_３）と金属アルミニウムを真空蒸着したものであることを特徴とする電極とその形成方法である。例文帳に追加

The electrode is connected in Schottky junction on the semiconductor silicon wafer, and is formed by vacuum-depositing alumina (Al_2O_3) and metal aluminum, without intermediary of an oxide film on the semiconductor silicon wafer. - 特許庁

ｎ因子を増加させることなく、ショットキー障壁高さを電力損失が最小となる範囲内において所望の値に制御可能な、ショットキー電極としてＴａ電極を用いた炭化珪素ショットキー接合型半導体素子およびその製造方法を提供する。例文帳に追加

To provide a silicon carbide Schottky junction semiconductor device capable of controlling a Schottky barrier height to a desired value, in a range of making a power loss minimum without increasing n-factors while using a Ta electrode as a Schottky electrode, and its manufacturing method. - 特許庁

ＧａＮチャネル層１上にＡｌＧａＮバリア層２が形成され、この上にソース電極３、ドレイン電極４が形成され、この２つの電極に挟まれた位置に、バリア層２とショットキー接合を形成するゲート電極５が形成されている。例文帳に追加

An AlGaN barrier layer 2 is formed on a GaN channel layer 1, a source electrode 3 and a drain electrode 4 are formed thereon, and a gate electrode 5 forming Schottky junction with the barrier layer 2 is formed in a position between these two electrodes. - 特許庁

半導体シリコンウェーハの電気的特性を評価するにあたり、電気的特性の評価の精度を従来に比べ向上させることが可能なシリコンウェーハ上にショットキー接合された電極とその電極の形成方法を提供する。例文帳に追加

To provide an electrode connected in Schottky junction on a silicon wafer, and a method of forming the electrode, in which precision of evaluation of electrical characteristic can be more improved than before, in evaluating the electrical characteristic of a semiconductor silicon wafer. - 特許庁

Ｎ−層１０２上部でアノードＰ層１０３が形成されていない領域に、シリコンに比べてバリアハイト（障壁の高さ）の低い、白金等の不純物を注入することにより、ショットキー接合領域１０４が形成されている。例文帳に追加

A Schottky junction region 104 is formed on a region where an anode P layer 103 is not formed at an upper portion of the N- layer 102 by injecting impurities such as platinum of a barrier height lower than that of silicon. - 特許庁

ショットキー接合面積を確保しながらアノード電極面積を縮小し、それに伴う逆方向リーク電流の増大を分離埋め込み層により抑制し、しかも、順方向の直線性を良好に維持することが可能なショットキーバリアダイオードを提供する。例文帳に追加

To provide a Schottky barrier diode that reduces the anode electrode area, while ensuring a Schottky junction area, suppresses the increase in the reverse leakage current accompanying the reduction in the anode electrode area by an isolation embedded layer, and further can appropriately maintain linearity in the forward direction. - 特許庁

Ｐ^−型リークストッパ領域１１２は、絶縁膜１０２とコレクタ電極膜２０１との双方に接するように形成され、さらに、Ｎ^＋型バッファ層１０３と共にコレクタ電極膜１０１に対してショットキー接合されている。例文帳に追加

The p^--type leakage stopper region 112 is formed so as to be in contact with both of an insulating film 102 and the collector electrode film 201, and is further Schottky-joined to the collector electrode film 101 together with the n^+-type buffer layer 103. - 特許庁

１μｍを超える厚さを有するｎ−型ドープしたＧａＮダイオードを、複数の細長形の指にパターン化した前記ｎ＋型ドープＧａＮダイオード上に配設し、金属層をｎ−型ドープＧａＮ層上に配設し、それとの間にショットキー接合を形成する。例文帳に追加

An n- doped GaN diode is provided on the n+ doped GaN diode patterned in a plurality of slender fingers, a metal layer is provided on the n- doped GaN layer to form Schottky junction between the n- GaN layer and the metal layer. - 特許庁

ゲート絶縁層１０２上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子１７０ａの特性を向上させることができる。例文帳に追加

Stable operation can be performed more than Schottky joint by forming joint of oxide semiconductor layers themselves whose properties are different on the gate insulating layer 102, joint leak is reduced, and the property of the non-linear element 170a can be improved. - 特許庁

化合物半導体装置の製造方法に関し、電極と半導体層のショットキー接合界面での反応生成物の形成を防止するとともに、電極の構成元素の半導体層への拡散を防止し、さらに半導体層の構成元素の電極への拡散を防止すること。例文帳に追加

To prevent a reactive product at a Schottky junction interface between an electrode and a semiconductor layer, and to prevent component elements of the electrode from diffusing into a semiconductor layer, and a component element of the semiconductor layer from diffusing into the electrode, in a method for manufacturing a compound semiconductor device. - 特許庁

第一導電型の半導体基板１上に形成された第一導電型のエピタキシャル層２ｂ表面に、ショットキー接合を形成するアノード電極５が設けられ、アノード電極の下部領域を包囲するように第二導電型のガードリング６が形成される。例文帳に追加

On the surface of a first-conductivity epitaxial layer 2b formed on a first-conductivity semiconductor substrate 1, an anode electrode 5 for forming a Schottky junction is provided, and a second-conductivity guard ring 6 is formed, so that the lower region of the anode electrode is surrounded. - 特許庁

逆阻止ＩＧＢＴのｐベース領域３に挟まれたｎ^- ドリフト領域１の露出した箇所の一部領域とエミッタ電極１０の一部領域をショットキー接触（ショットキー接合１１）させることで、逆漏れ電流とオン電圧を共に低減することができる。例文帳に追加

Both the reverse leak current and the on voltage are reduced by bringing a partial region at an exposed part of an n^- drift region 1 between p-base regions 3 of a reverse block IGBT, and a partial region of an emitter electrode 10 into Schottky contact (Schottky junction 11). - 特許庁

炭化ケイ素を材料とする半導体ウェハから半導体装置を製造する方法において、表面電極と半導体基板とのショットキー接合、裏面電極と半導体基板とのオーミック接合を確保することと、製造工程を簡略化する。例文帳に追加

To secure Schottky junction between a surface electrode and a semiconductor substrate and ohmic junction between a back electrode and the semiconductor substrate, and to simplify manufacturing processes in a method of manufacturing the semiconductor device from a semiconductor wafer made of silicon carbide. - 特許庁

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。例文帳に追加

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and the p-type semiconductor region 14. - 特許庁

ｎ型半導体層表面に複数のｐ型不純物領域と等距離で離間して配置し、全面にｐ型不純物領域とオーミック接合を形成し、ｎ型半導体層とショットキー接合を形成する第１金属層を設ける。例文帳に追加

A plurality of p-type impurity regions are disposed with equal spacing on the surface of an n-type semiconductor layer, and a first metal layer is provided to form an ohmic contact with the p-type impurity regions on the entire surface and to form a Schottky junction with the n-type semiconductor layer. - 特許庁

ｐガードリング２２で挟まれたｎ^- 層２１上にショットキー接合２６を形成するバリアメタル１２を形成し、ｐガードリング２２とｐ^+ 層２４の間に酸化膜１３を介してｐポリシリコン層２７とｎポリシリコン層２８からなる逆接ダイオード２０を形成する。例文帳に追加

A barrier metal 12 building a Schottky junction 26 is formed on the n^--layer 21 between the p guard rings 22 and a reverse connection diode 20 made of a p poly-silicon layer 27 and an n poly-silicon layer 28 is formed between the p guard ring 22 and the p^+-layer 24 via an oxide film 13. - 特許庁

ガラス基板上に、透光性半導体膜、透光性導電膜、透光性絶縁膜等を積層して、ｐｎ構造、ｐｉｎ構造、ＭＩＳ構造、ＭＩＭ構造又はショットキー接合を形成し、それらの膜中のキャリア濃度を電気的に制御して赤外線の反射をコントロールする。例文帳に追加

The reflection of infrared rays is controlled by forming a pn structure, pin structure, MIS structure, MIM structure or Schottky junction by stacking a translucent semiconductor film, a translucent electroconductive film, a translucent insulating film or the like on a glass substrate and electrically controlling the carrier concentration in these films. - 特許庁

ショットキー障壁貫通単電子トランジスタは、基板１００上に形成された絶縁層１１０と、ソース／ドレイン領域１２０ａ／１２０ｂの少なくとも一部分はシリサイド化されてチャネル領域１２０ｂとショットキー接合される。例文帳に追加

In the Schottky barrier penetration single electronic transistor, a silicide formation is carried out concerning at least one part of an insulating layer 110 and source/drain regions 120a/120b formed on a substrate 100, and consequently a Schottky junction is carried out with a channel region 120c. - 特許庁

第一導電型の半導体基板１上に形成された第一導電型のエピタキシャル層２表面に、ショットキー接合を形成するアノード電極５が設けられ、アノード電極の下部領域を包囲しアノード電極と同電位である第二導電型のガードリング６が形成される。例文帳に追加

On the surface of a first-conductivity epitaxial layer 2 formed on a first-conductivity semiconductor substrate 1, an anode electrode 5 for forming a Schottky junction is provided, and a second-conductivity guard ring 6 is formed, surrounding the lower region of the anode electrode and with the same potential as that of the anode electrode. - 特許庁

１μｍを超える厚さを有するｎ−型ドープしたＧａＮダイオードを、複数の細長形の指にパターン化した前記ｎ＋型ドープＧａＮダイオード上に配設し、金属層をｎ−型ドープＧａＮ層上に配設し、それとの間にショットキー接合を形成する。例文帳に追加

An n^- type doped GaN diode of >1 μm thickness is arranged on the n^+ type doped GaN diode, patterned into a plurality of thin and long fingers, a metal layer is arranged on n^- type doped GaN layer, and a Schottky junction is formed in between them. - 特許庁

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。例文帳に追加

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and p-type semiconductor region 14. - 特許庁

ゲート電極膜の形成面の裏面に形成したコレクタ電極膜を半導体基板にショットキー接合させた絶縁ゲート型バイポーラトランジスタにおいて、逆方向電圧によるリーク電流を発生しにくいものを提供すること。例文帳に追加

To provide an insulated-gate bipolar transistor in which a leakage current due to a reverse direction voltage is not easily generated in the insulated-gate bipolar transistor for which a collector electrode film formed on the back surface of the forming surface of a gate electrode film is Schottky-joined to a semiconductor substrate. - 特許庁

埋め込み領域がフローティング構造であるので埋め込み領域と一導電型半導体層のエネルギーバンドはフラットとなり、順方向電圧印加時に埋め込み領域周囲に空乏層が広がることはなく、ショットキー接合面積を損なうことがない。例文帳に追加

Since the embedded region has a floating structure, energy bands of the embedded region and one conductivity-type semiconductor layer are flat and the depletion layer is prevented from spreading around the embedded region when a forward direction voltage is applied, and thus, an area of Schottky contact is not impaired. - 特許庁

異方性エッチングを通じて生成されるシリコン１１１面（結晶構造を有する半導体においてその結晶方向を示すミラー指数）にショットキー接合を形成させることによって、安定的で、且つ電子に対して低いショットキー障壁を有する高性能のＮ−型ショットキー障壁貫通トランジスタを提供する。例文帳に追加

To provide an N-type Schottky barrier penetrating transistor of high performance which is stable and has low schottky barrier to electrons by forming a schottky junction on a silicon 111 plane generated through anisotropic etching (in a semiconductor having a crystal structure, a mirror index indicating its crystal orientation). - 特許庁

電界効果トランジスタは、第１の半導体層１９と、第１の半導体層１９の上に第１の半導体層１９とショットキー接合して形成されたゲート電極２４と、第１の半導体層１９の上におけるゲート電極２４の両側方に形成されたオーミック電極２２、２３とを備えている。例文帳に追加

The field effect transistor includes: a first semiconductor layer 19; a gate electrode 24 formed by means of a Schottky junction with the first semiconductor layer 19 on the first semiconductor layer 19; and ohmic electrodes 22, 23 formed on both sides of the gate electrode 24 on the first semiconductor layer 19. - 特許庁

ショットキー接合を形成する電極３と半導体層２との接合面の少なくとも一部は、電極３の形成されていない半導体層２の面側から光３が照射される光照射面を含み、且つ光３の照射により発生または検出するテラヘルツ波７と結合する結合構造体の構成部分となっている。例文帳に追加

At least a part of the junction face between the electrodes 3 forming the Schottky junction and the semiconductor layer 2 includes a light irradiation face to which the light 3 is irradiated from the face side of the semiconductor layer 2 to which no electrode 3 is formed, and is a component part of a coupling structure coupled with terahertz wave 7 generated or detected by the irradiation of the light 3. - 特許庁

半導体層上に積層され、半導体層とショットキー接合する１００ｎｍ以下の膜厚の薄膜金属層を形成し、薄膜金属層へ変調電圧若しくは変調光を加え、薄膜金属層にオーミック接続する第１電極と第２電極の間に変調電圧若しくは変調光に応答する応答電流を発生させる。例文帳に追加

A thin-film metal layer is formed which is laminated on a semiconductor layer, Schottky-junctioned with the semiconductor layer and has a film thickness of ≤100 nm, a modulated voltage or modulated light is applied to the thin-film metal layer to generate a response current responding to the modulated voltage or modulated light between a first electrode and a second electrode which are ohmic-connected with the thin-film metal layer. - 特許庁

ＧａＮからなる化合物半導体層１００上に形成されたゲート電極１０３において、ＧａＮからなる化合物半導体層１００上でショットキー接合してなるＮｉ層４１と、Ａｕ、Ｃｕ及びＡｌからなる群から選択された１種の金属からなる低抵抗金属層４２と、Ｎｉ層４１と低抵抗金属層４２との間に形成されたＰｄ層４４を設けるようにする。例文帳に追加

In a gate electrode 103 that is formed on a compound semiconductor layer 100 composed of GaN, an Ni layer 41 formed by Schottky junction, a low-resistance metal layer 42 that is composed of one metal selected from the group consisting of Au, Cu, and Al, and a Pd layer 44 formed between the Ni layer 41 and the low-resistance metal layer 42 are provided on the compound semiconductor layer 100 composed of GaN. - 特許庁

第一導電型の整流領域１３を逆阻止溝２６で取り囲み、逆阻止溝２６の内部に第二導電型の逆阻止領域３３ｂを配置し、ソース拡散領域１９とオーミック接合を形成し、整流領域１３とショットキー接合を形成する共通電極膜４２を形成する。例文帳に追加

The rectifying region 13 of a first conductivity type is surrounded with an inverse rejection groove 26, the inverse rejection region 33b of a second conductivity type is arranged within the inverse rejection groove 26, an ohmic junction is formed with a source diffusing region 19, and a common electrode film 42 to form a Schottky junction with the rectifying region 13 is then formed. - 特許庁

基板１４の主面側の炭化珪素半導体層２２に形成されるプレーナ型の炭化珪素半導体素子であって、ショットキー接合を形成する整流性電極２８と、オーミック接合を形成する非整流性電極３０とを共に前記基板１４の主面側に有する横型ショットキーダイオードを用いることにより上記課題を解決できる。例文帳に追加

A planar silicon carbide semiconductor element is formed in a silicon carbide semiconductor layer 22 of a main surface side of a substrate 14, and it solves the problem by utilizing a horizontal Schottky diode including on the main surface side of the substrate 14 both a rectifying electrode 28 forming a Schottky conjunction and a non-rectifying electrode 30 forming an ohmic contact. - 特許庁

所定の基板の上に、ＡｌＧａＮからなり導電性を有する第１コンタクト層を形成する第１コンタクト層と、ＡｌＧａＮからなる受光層と、ＡｌＮからなり厚みが５ｎｍの第２コンタクト層とをこの順にエピタキシャル形成し、第２コンタクト層に第２電極をショットキー接合することによって、ＭＩＳ接合を形成する。例文帳に追加

A first contact layer formed of AlGaN and having conductivity, a light-receiving layer formed of AlGaN, and a second contact layer formed of AlN and having a thickness of 5 nm, are epitaxially formed on a predetermined substrate in the stated order, and a second electrode is brought into Schottky junction with the second contact layer, to thereby form an MIS junction. - 特許庁

シリコン基板１と接してショットキー接合を形成するソース領域１０,ドレイン領域１１と、上記シリコン基板１とソース領域１０との境界が露出する部分およびシリコン基板１とドレイン領域１１との境界が露出する部分を被覆するように設けられた絶縁層を備える。例文帳に追加

The semiconductor device includes a source region 10 and a drain region 11 that adjoin a silicon substrate 1 to form a Schottky junction, and an insulating layer provided to cover both of a portion where an interface of the silicon substrate 1 and the source region 10 is exposed and a portion where an interface of the silicon substrate 1 and the drain region 11 is exposed. - 特許庁

上記問題を解決するために、本件発明では、積層されたアノード層、走行層、カソード層、走行層にショットキー接合したゲート電極を有し、走行層中の時間平均電子密度を相殺するようドナー不純物濃度を調整することで時間平均電界強度を一定とした、ユニポーラ型ガン効果素子を提供する。例文帳に追加

A unipolar Gunn effect element has laminated anode layer, travel layer, cathode layer and the gate electrode which is Schottky-jointed to the travel layer and donor impurity concentration is adjusted so that time average electron density in the travel layer is canceled so as to make time average field strength to be constant is installed for solving said problem. - 特許庁

基板上に光電変換部と、スイッチング素子と、画素電極と配線により複数個の画素を形成し、これを２次元に配列した光電変換装置において、前記光電変換部は共通電極と半導体層からなり、前記画素電極が前記半導体層とショットキー接合を形成する層を有することを特徴とする。例文帳に追加

In a photoelectric converter, wherein a photoelectric conversion part, a switching element and by means of a pixel electrode and a wiring, a plurality of pixels are formed on a substrate and arrayed two-dimensionally, the photoelectric conversion part S is composed of a common electrode and a semiconductor layer, and the pixel electrodes 108 and 109 comprise a semiconductor layer and a layer forming a Schottky junction. - 特許庁