「"address register"」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The DSP is equipped with a start address register where a value is set and a comparing circuit which compares the start address register with an output address for outputting digital voice data; when those values match each other, the clock of the DSP is turned on and then even when the processor is applied to a different voice compression system or equipment, the power consumption can be reduced by optimum clock control through a simple circuit.例文帳に追加

ＤＳＰが値をセットする起動アドレスレジスタと、この起動アドレスレジスタとデジタル音声データを出力する出力アドレスを比較する比較回路を備え、これらの値が一致したときにＤＳＰのクロックをオンすることで、これまでと異なる音声圧縮方式や機器に対応する場合でも、簡単な回路で最適なクロック制御による消費電力の削減が可能である。 - 特許庁

The address supplied from a CPU 2 and the address stored in the serial address register 81 are compared by a serial address comparator 82.例文帳に追加

ＣＰＵ２から供給されたアドレスと、シリアル・アドレス・レジスタ８１に格納されているアドレスとを、シリアル・アドレス比較器８２により比較する。 - 特許庁

An address controller 5 sequentially reads the addresses from the color address register 6 and supplies address signals 16 indicative of the respective addresses to the memory 7 when the judged result designates a color change code.例文帳に追加

アドレスコントローラ5は、判定結果が色替コードを示す場合、カラーアドレスレジスタ6からアドレスを順次読み出して、そのアドレスを表すアドレス信号16をメモリ7に供給する。 - 特許庁

A comparator group 8 compares the fault address stored in the fault address register group with the address which is supplied from the microprocessor 1 to the RAM 5 and detects the coincidence of the two.例文帳に追加

コンパレータ群８は、故障アドレスレジスタ群に格納された故障アドレスとマイクロプロセッサ１からＲＡＭ５に供給されるアドレスとを比較してこれらの一致を検出する。 - 特許庁

In the process by the patch control program, contents of a patch address register, and a patch data register are dynamically rewritten in response to an execution state of a program.例文帳に追加

このパッチコントロールプログラムによる処理では、プログラムの実行状態に応じて、パッチアドレスレジスタとパッチデータレジスタとの内容を動的に書き換える。 - 特許庁

The toggle output circuit 15 alternately outputs a latch signal for latching the contents of an address register 13 for designating the reading address of the flash memory 11 to an address latch circuit 14a and an address latch circuit 14b.例文帳に追加

トグル出力回路１５は、フラッシュメモリ１１の読み出しアドレスを指定するアドレスレジスタ１３の内容をラッチするラッチ信号をアドレスラッチ回路１４ａとアドレスラッチ回路１４ｂとに交互に出力する。 - 特許庁

When the address register 23 is constituted in a rewritable state, part of the arithmetic operations of an arithmetic processing section 10 can be changed without rewriting the control program itself.例文帳に追加

アドレスレジスタ２３を書き換え可能にすることで、制御プログラム自体を書き換えることなく、演算処理部１０の演算動作の一部を変更することができる。 - 特許庁

When the address belongs to the range and the output data do not match with the expected value, the fault address register 5 stops the operations of the address generator and records the address.例文帳に追加

このとき、故障アドレスレジスタ５は、その範囲にアドレスが属し、かつ、出力データが期待値に一致しないときに、アドレス生成器の動作を停止させ、アドレスを記録する。 - 特許庁

When the period of input output clock is not stable, period data of a re-sampling period address register 23 are updated and a reading address is formed by supplying the output of the register 23 to a cumulative adding circuit 24.例文帳に追加

入出力クロックの周期が安定していないときには、再標本化周期アドレスレジスタ２３の周期データを更新するとともに、レジスタ２３の出力を累積加算回路２４に供給して読み出しアドレスを形成する。 - 特許庁

An address register 3 extracts address information from the input data signal 8 by an address active signal 10 and a clock signal 7, and converts it to parallel data and supplies it to a memory array 5.例文帳に追加

アドレスレジスタ３はアドレスアクティブ信号１０とクロック信号７とにより，入力データ信号８からアドレス情報を抽出し，パラレルデータに変換してメモリアレイ５に供給する。 - 特許庁

When an address outputted by a CPU 1 matches with the write inhibition address held in the address register 141, an access prevention circuit 15 inhibits the write to the control register 51a or 51b by the CPU 1.例文帳に追加

アクセス防止回路１５は、ＣＰＵ１が出力するアドレスがアドレスレジスタ１４１に保持される書込み禁止アドレスと一致するときに、ＣＰＵ１による制御レジスタ５１ａまたは５１ｂへの書込みを禁止する。 - 特許庁

A selection gate circuit 9 switches a column address externally supplied to/from a column address generated by an address register 11.例文帳に追加

選択ゲート回路９は、動作モードに応じて、外部から供給されるカラムアドレスとアドレスレジスタ１１から発生されるカラムアドレスを切り換える。 - 特許庁

The address of transmitting candidate data in which priority level of the value stored in the register 31 is the highest when final addressing is stored in a transmitting candidate address register 35.例文帳に追加

最終アドレス際にレジスタ３１に格納されている値が優先順位の最も高い送信候補データのアドレスを送信候補アドレスレジスタ３５に格納する。 - 特許庁

An address register 11 is provided to generate successively column address signals Cab in one page when a page address signal is inputted to load successively data of one page bit by bit into the page buffer 2.例文帳に追加

ページバッファ２に１ページ分のデータを１バイトずつ順次ロードするために、ページアドレス信号が入力されると１ページ内のカラムアドレス信号ＣＡｂを順次発生するアドレスレジスタ１１が設けられる。 - 特許庁

The controller 50 determines that the error at the time of writing and reading is caused by a column failure by the coincidence of the column address stored in the defective address register.例文帳に追加

コントローラ５０は、この不良アドレスレジスタに格納されたカラムアドレスの一致により書き込みや読み出し時のエラーをカラム不良によるものと判断する。 - 特許庁

An address register table 30 manages field position information representing the position of a field in the protocol stack and a parameter for processing an object field.例文帳に追加

アドレスレジスタテーブル３０は、プロトコルスタック内のフィールドの位置及び対象フィールドを処理するためのパラメータを示すフィールド位置情報を管理する。 - 特許庁

An indirect branch instruction is applied by defining an address register as an argument for giving an indirect function calling capability with respect a single instruction multiple thread (SIMT) processor architecture.例文帳に追加

間接的な分岐命令は、単一命令複数スレッド（ＳＩＭＴ）プロセッサアーキテクチャーに対する間接的な関数呼び出し能力を与えるためにアドレスレジスタを引数としてみなす。 - 特許庁

Besides, the register group of the second layer is composed of an address register 301, a count register 302 and a flag register 303 connected for each register while respectively having the function similar to the said register group of the first layer.例文帳に追加

また、第２層目のレジスタ群は、それぞれ前記第１層目のレジスタ群と同様の機能を有し、各レジスタごとに接続されたアドレスレジスタ３０１、カウントレジスタ３０２、フラグレジスタ３０３よりなる。 - 特許庁

A picture start code detector circuit 61 outputs a picture start code detection signal to an address register 62 and a picture type detector circuit 64.例文帳に追加

ピクチャスタートコード検出回路６１は、ピクチャスタートコードの検出信号を、アドレスレジスタ６２およびピクチャタイプ検出回路６４に出力する。 - 特許庁

The data transfer control circuit has a transfer destination address register (DAR), with which a plurality of low-order bits can be varied on the basis of the identification information from the peripheral circuit.例文帳に追加

データ転送制御回路は周辺回路からの識別情報に基づいて下位複数ビットが可変可能にされた転送先アドレスレジスタ（ＤＡＲ）を有する。 - 特許庁

To provide an arithmetic processor which actualizes the expansion of immediate and direct addressing to an address register of a data memory compatibly with conventional ones at a low price while maintaining conventional constitution.例文帳に追加

従来の構成を維持しつつ、データメモリのアドレスレジスタへの即値、及び、直接アドレッシングの拡張を、従来との互換性を保ちながら低価格に実現することができる演算処理装置を提供する。 - 特許庁

The address register 62 reads a WR pointer 22 value upon input of the detection signal of the picture type, and saves these for several pictures in a shift register form, together with associated picture types.例文帳に追加

アドレスレジスタ６２は、ピクチャスタートコードの検出信号入力時のＷＲポインタ２２の値を読み込み、ピクチャタイプとともに、シフトレジスタ形式で数ピクチャ分保存する。 - 特許庁

A data erase operation is sequence-controlled by an erase control circuit R on the basis of an erase command flag which is fetched into a command register 4 and on the basis of an address which is fetched into an address register 5.例文帳に追加

データ消去は、コマンドレジスタ４に取り込まれる消去コマンドフラグと、アドレスレジスタ５に取り込まれるアドレスに基づいて、消去制御回路８によりシーケンス制御される。 - 特許庁

An address controller 32 generates addresses on an image memory 3 by reading an address from a starting address register 31, making the address as an initial value and successively incrementing for a prescribed value.例文帳に追加

アドレスコントローラ３２は、開始アドレスレジスタ３１からアドレスを読み出し、そのアドレスを初期値として所定の値だけ順次インクリメントすることにより、画像メモリ３上のアドレスを生成する。 - 特許庁

Each DRAM 10 comprises a memory cell array 50, saving address register 12, 14 for storing the defective address information, and a redundant memory cell 11 to be substituted for a defective memory cell in the memory cell array 50.例文帳に追加

ＤＲＡＭ１０は、メモリセルアレイ５０と、不良アドレス情報を格納するための救済アドレスレジスタ１２、１４と、メモリセルアレイ５０の欠陥があるメモリセルに対して代替される冗長メモリセル１１と、を有する。 - 特許庁

This semiconductor integrated circuit is provided with a replacement data register 210 and a comparison address register 240 which can be set from a microprocessor, and the matching of address input from the microprocessor and a comparison address value is detected.例文帳に追加

マイクロプロセッサから設定可能な置き換えデータレジスタ２１０、比較アドレスレジスタ２４０を設け、マイクロプロセッサからのアドレス入力と比較アドレス値との一致検出を行なう。 - 特許庁

If the status flag indicates nonsetting, an unset flag detecting circuit 302 detects the result and activates a sequence address register 306 and an unset state operation register 304.例文帳に追加

その状態フラグが未設定を表わす場合に、未設定フラグ検出回路３０２はその結果を検出して、シーケンスアドレスレジスタ３０６および未設定状態動作レジスタ３０４を起動する。 - 特許庁

Then a function B is called from a function A, the head address of an instance 4a of the function A is saved in a stack of an address register part 7 and the head address of an instance 4b of the function B is set at the part 7.例文帳に追加

関数Ａから関数Ｂが呼ばれる場合、関数Ａのインスタンス４ａの先頭アドレスをアドレスレジスタ部７のスタックに退避させ、関数Ｂのインスタンス４ｂの先頭アドレスをアドレスレジスタ部７に設定する。 - 特許庁

An address register value (A) 20, an addition/sub-traction offset (C) 18, a buffer area lower limit value(LB) 14, a buffer area upper limit value (LE) 12, and an addition/subtraction control signal (A/S) 16 are set up.例文帳に追加

アドレスレジスタ値Ａ、加減算オフセットＣ、バッファ領域下限値ＬＢ、バッファ領域上限値ＬＥ、加減算コントロール信号Ａ／Ｓを設定する。 - 特許庁

An address control section 3 stores this calculated address to an address register 2 and read the MPEG data from the calculated address and stores them to a buffer 4.例文帳に追加

アドレス制御部３はこの計算アドレスをアドレスレジスタ２に格納して計算アドレスにＭＰＥＧビデオデータを読み出しバッファ４に格納する。 - 特許庁

Addresses and data accompanying a writing request are temporarily stored in a write address register 15 and a data register 14, respectively.例文帳に追加

書込み要求に伴う書込みアドレス及びデータをそれぞれライトアドレスレジスタ１５とデータレジスタ１４とに一時保持し、この書込み要求のサイクルではメモリセルアレイ１８への書込みは行わない。 - 特許庁

When information instructing the next access processing is written in a command register R1, the number of sectors register R2 and an LBA (logic block address) register R3 and when access areas based on the information continue, the access processing is continued.例文帳に追加

その後、次のアクセス処理を指示する情報がコマンドレジスタＲ１、セクタ数レジスタＲ２及びＬＢＡレジスタＲ３に書き込まれ、その情報に基づくアクセス領域が連続していれば、アクセス処理を続行する。 - 特許庁

When writing of the image data into a region designated by the writing start address is completed, the writing start address is updated, and also, the writing start address before the update is set to the reading-out start address register 30.例文帳に追加

書き込み開始アドレスにより指定される領域への画像データの書き込みが完了したとき、書き込み開始アドレスを更新すると共に、更新前の書き込み開始アドレスを読み出し開始アドレスレジスタ３０に設定する。 - 特許庁

A mapping circuit 11 converting logic address from the outside to a physical address is provided, while a dividing position between a multi- region and a binary region is held in a division address register 15.例文帳に追加

外部からの論理アドレスをメモリアレイの物理アドレスに変換するマッピング回路１１を設けると共に、分割アドレスレジスタ１５に多値領域と２値領域との分割位置を保持しておく。 - 特許庁

An address register 5 and a data register 7 are controlled by a clock taken by a clock buffer 9, and synchronism of read-out/write-in of data of a normal array 1 is controlled.例文帳に追加

クロックバッファ９により取り込まれるクロックにより、アドレスレジスタ５及びデータレジスタ７が制御され、ノーマルセルアレイ１のデータ読み出し／書き込みが同期制御される。 - 特許庁

When address information, in which a hardware(HW) resource number is embedded, is received from a channel device 4 through a channel bus 3, an input/output processor 1 holds it in a channel address register 5.例文帳に追加

入出力処理装置１は、チャネル装置４からＨＷ資源番号が埋め込まれたアドレス情報をチャネルバス３を経由して受け取ると、チャネルアドレスレジスタ５に保持する。 - 特許庁

In the case where the result of comparison between data to be stored in a data register and data read shows a failure and the address is a column address having a failure first, the address is stored in a fail address register 1 and the verification after the succeeding program is executed from this address failed.例文帳に追加

半導体記憶装置には、複数個のメモリセル及び複数個の前記メモリセルのうちプログラムベリファイにより最初にフェイルと判断されたもののアドレスを記憶する記憶手段が設けられている。 - 特許庁

A break address and a break instruction are set in an address register 12 and an instruction register 15 respectively from a data bus 4 through selectors 11 and 14 in the case of performing debugging.例文帳に追加

デバッグ時には、データバス４からセレクタ１１，１４を介してアドレスレジスタ１２及び命令レジスタ１５に、それぞれブレークアドレス及びブレーク命令が設定される。 - 特許庁

The sequence address when the unset register is selected is held on a sequence address register 306, and its register number is held on the unset state operation register 304.例文帳に追加

シーケンスアドレスレジスタ３０６にはその未設定のレジスタを選択した際のシーケンスアドレスが保持され、未設定状態動作レジスタ３０４にはそのレジスタ番号が保持される。 - 特許庁

In an arithmetic and control section 20, a decoder 22 to which an arithmetic processing control program is set and which generates various kinds of address signals AD1 and Ac and an address register 23 which generates address signals AD2 under instructions from the decoder 22 are provided.例文帳に追加

演算制御部２０に、演算処理の制御プログラムが設定されて各種のアドレス信号ＡＤ1、ＡＣを発生するデコーダ２２と、このデコーダ２２の指示でアドレス信号ＡＤ2を発生するアドレスレジスタ２３とを設ける。 - 特許庁

When an operation mode specification signal specifies a refresh mode, a refresh region specification address specifying a region to be refreshed in a memory array is stored in an address register (87).例文帳に追加

動作モード指示信号がリフレッシュモードを指定するときにメモリアレイのリフレッシュを行なう領域を指定するリフレッシュ領域指定アドレスをアドレスレジスタ（８７）に格納する。 - 特許庁

The detector circuit 64 detects and outputs the picture type to the address register 62, based on picture coding type information which is described 10 bits after a picture start code, according to a detection signal of the picture start code.例文帳に追加

ピクチャタイプ検出回路６４は、ピクチャスタートコードの検出信号を基に、ピクチャスタートコードの１０ｂｉｔ後に記載されているpicture codingtype情報に基づいてピクチャタイプを検出し、アドレスレジスタ６２に出力する。 - 特許庁

Also, the core instruction address of the patch destination is once received by a core instruction register 6, and when it is identified as a patch object, it holds a core instruction fetch address and is transmitted to a core instruction address register 1.例文帳に追加

また、パッチ先のコア命令アドレスは一旦コア命令レジスタ６で受け、パッチ対象であることが判明すると、コア命令取り出しアドレスを保持し、コア命令アドレスレジスタ１に送出する。 - 特許庁

An address and a write command of a memory cell in which error data is stored by an address/command generator are generated based on the error detection signal, and the address is held in a fail address register 40.例文帳に追加

誤り検出信号に基づいて、アドレス／コマンドジェネレータ２２により誤りデータが記憶されたメモリセルのアドレスとライトコマンドが生成され、前記アドレスはフェイルアドレスレジスタ４０に保持される。 - 特許庁

Based on a write address from a write address register 34, all the transfer data from a high-order device 100 are stored in a data buffer 38.例文帳に追加

データバッファ３８にはライトアドレスレジスタ３４からのライトアドレスに基づいて上位装置１００からの転送データが全て格納される。 - 特許庁