「"address register"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

After the physical address retained in the address register 23a is given to the flash memory 11, the physical address retained in the address register 23b is transferred to the address register 23a and retained therein.例文帳に追加

アドレスレジスタ２３ａの保持する物理アドレスがフラッシュメモリ１１に与えられた後、アドレスレジスタ２３ｂに保持された物理アドレスがアドレスレジスタ２３ａに転送されて保持される。 - 特許庁

After giving an initial value to the write address register 16 and writing the data therein, the value of the write address register 16 is fed back to the adder 17, and the write address register 16 stores again an address to which an added value is added.例文帳に追加

書き込みアドレスレジスタ１６に初期値を入力し、データを書き込んだ後にアドレスレジスタ１６の値を加算器１７にフィードバックし、加算値を加算した後のアドレスを再びレジスタ１６にストアする。 - 特許庁

On the basis of the HW resource number of address information held in the channel address register 5, selectors 8 and 9 select the correspondent values of a DMA address register 6 and a DMA count register 7 and respectively set them to a main memory address register 10 and a count register 12.例文帳に追加

セレクタ８、９は、チャネルアドレスレジスタ５に保持されたアドレス情報のＨＷ資源番号に基づいてＤＭＡアドレスレジスタ６、およびＤＭＡカウントレジスタ７の対応する値を選択し、各々主記憶アドレスレジスタ１０，カウントレジスタ１２にセットする。 - 特許庁

The location of the data or other instruction to be manipulated is sent to an address register 例文帳に追加

操作の対象になっているデータまたは他の命令の記憶位置がアドレスレジスタへ送られる - コンピューター用語辞典

The address latch circuits 14a and 14b hold the contents of the address register 13.例文帳に追加

アドレスラッチ回路１４ａ、１４ｂは、アドレスレジスタ１３の内容を保持する。 - 特許庁

An address register 5 outputs a received node address to the address bus 2aa.例文帳に追加

アドレスレジスタ５は、受信したノードアドレスをアドレスバス２ａａに出力する。 - 特許庁

A special address register (SADDR) 9 stores a specific memory address.例文帳に追加

特殊アドレスレジスタ（ＳＡＤＤＲ）９が特定のメモリアドレスを記憶する。 - 特許庁

The read address updating circuit 33 instructs the update of a read address register 37 for +1.例文帳に追加

リードアドレス更新回路３３はリードアドレスレジスタ３７をプラス１更新するように指示する。 - 特許庁

A storage device access unit 100 is provided with an address register 154 and a data register 156.例文帳に追加

記憶装置アクセスユニット１００は、 アドレスレジスタ１５４とデータレジスタ１５６を具備する。 - 特許庁

A color address register 6 holds a plurality of addresses for storing unpacked data.例文帳に追加

カラーアドレスレジスタ6は、アンパックされたデータを格納すべき複数のアドレスを保持する。 - 特許庁

To provide an information communication device in which an IP address register is simply performed in group communication.例文帳に追加

グループ通信時のＩＰアドレス登録を簡単に行う情報通信装置を提供する。 - 特許庁

To provide and address register circuit that can maintain a decode signal without separately providing a register, even though the propagation of a selection signal is preferentially speeded up, and a semiconductor storage that has the address register circuit.例文帳に追加

選択信号の伝搬を優先的に高速化するが、別途レジスタを設けることなく、デコード信号を保持することが可能なアドレスレジスタ回路及びそのようなアドレスレジスタ回路を有する半導体記憶装置を提供する。 - 特許庁

Since the CPU 1 cannot write data the address register 141, the write inhibition address stored in the address register 141 is not changed.例文帳に追加

アドレスレジスタ１４１は、ＣＰＵ１がデータを書込むことができないレジスタであるので、アドレスレジスタ１４１に格納された書込み禁止アドレスが変更されることがなくなる。 - 特許庁

A write suppression signal register 26 detects that there is the possibility of subscribing the data entry 11 from the write address register 21, a write counter 24, the read address register 23 and a read counter 25 and performs the setting.例文帳に追加

書き込み抑止信号レジスタ２６は、書き込みアドレスレジスタ２１、書き込みカウンタ２４、読み出しアドレスレジスタ２３、読み出しカウンタ２５からデータエントリ１１が上書きされてしまう可能性がある事を検出しセットする。 - 特許庁

A DMA transfer unit 104 comprises a DMA transfer frame number register 115; a DMA transfer frame size register 114; a DMA transferring address register 111; and a DMA transfer stopped address register 112.例文帳に追加

ＤＭＡ転送部１０４は、ＤＭＡ転送フレーム番号レジスタ１１５、ＤＭＡ転送フレームサイズレジスタ１１４、ＤＭＡ転送中アドレスレジスタ１１１、ＤＭＡ転送停止アドレスレジスタ１１２を備える。 - 特許庁

In address management of a common buffer shaped switch, plural output order chains which have a writing address register 20 and a reading address register 30 are allocated for every flow such as an output line or a quality class.例文帳に追加

共通バッファ形スイッチのアドレス管理において、出力回線や品質クラス等のフロー毎に、書き込みアドレスレジスタ２０および読み出しアドレスレジスタ３０を有する出力順序チェーンを複数割当てる。 - 特許庁

A start address of an acceleration pattern (a) is written to an address register Ar0 of the acceleration pattern (a), and a termination address 500 is written to an address register Ar1.例文帳に追加

加速パターン（ａ）のアドレスレジスタＡｒ０に加速パターン（ａ）の開始アドレス０を、アドレスレジスタＡｒ１に終了アドレス５００を書き込む。 - 特許庁

The cache storage 100 includes: an address range storage section 110 comprising a way limitation start address register 19 and a way limitation end address register 20; a way limitation determination section 21; a substitution way control section 17; and the like.例文帳に追加

キャッシュ記憶装置１００は、ウェイ制限開始アドレスレジスタ１９とウェイ制限終了アドレスレジスタ２０とからなるアドレス範囲格納部１１０と、ウェイ制限判定部２１、置換ウェイ制御部１７等を備えている。 - 特許庁

An IP card and an Ethernet address of a card of a fault diagnostic object are copied to an IP address register, and an Ethernet address register 501 corresponding to a card operated on behalf of the fault diagnosis object card on the occurrence of an interrupt.例文帳に追加

割り込み発生時に、故障診断対象のカードのＩＰアドレスとイーサネットアドレスとを、代わりに動作するカードに対応するＩＰアドレスレジスタとイーサネットアドレスレジスタ５０１にコピーする。 - 特許庁

A buffer device 11 is provided with a writing address register 13 holding the writing address pointer (WP) of a buffer memory 12, a reading address register 14 holding the reading address pointer (RP) of the buffer memory 12 and a writable end address register 17 holding the writable end address (DP) of the buffer memory 12.例文帳に追加

バッファ装置１１は、バッファメモリ１２の書き込みアドレスポインタ（ＷＰ）を保持する書き込みアドレスレジスタ１３と、バッファメモリ１２の読み出しアドレスポインタ（ＲＰ）を保持する読み出しアドレスレジスタ１４と、バッファメモリ１２の書き込み可能エンドアドレス（ＤＰ）を保持する書き込み可能エンドアドレスレジスタ１７を備える。 - 特許庁

A circular buffer storing packets for processing by one or more network processors employs an empty buffer address register identifying where a next received packet should be stored, a next packet address register identifying the next packet to be processed and a packet-processing address register in each network processor identifying the packet being processed by the network processor.例文帳に追加

１個又はそれ以上のネットワークプロセッサによる処理のためのパケットを格納する循環型バッファが、次に受取られるパケットが格納されるべき場所を識別する空バッファアドレスレジスタと、処理されるべき次のパケットを識別する次パケットアドレスレジスタと、そのネットワークプロセッサにより処理中のパケットを識別する各ネットワークプロセッサ内のパケット処理アドレスレジスタとを使用する。 - 特許庁

IP ADDRESS REGISTER METHOD FOR IP COMMUNICATION SYSTEM, GATE KEEPER CONSTITUTING THE SYSTEM, AND IP TERMINAL EQUIPMENT例文帳に追加

ＩＰ通信システムにおけるＩＰアドレス登録方法および該ＩＰ通信システムを構成するゲートキーパーならびにＩＰ端末装置 - 特許庁

According to the values respectively set to the main memory address register 10 and the count register 12, the input/output processor 1 performs data transfer.例文帳に追加

入出力処理装置１は、各々主記憶アドレスレジスタ１０，カウントレジスタ１２にセットされた値に従って、データ転送を行う。 - 特許庁

An address register 20 obtains protocol stack position information showing the start position of a protocol stack from the head of the packet and holds it.例文帳に追加

アドレスレジスタ２０は、パケットの先頭からプロトコルスタックの開始位置を示すプロトコルスタック位置情報を取得し保持する。 - 特許庁

The command/address register buffer 400 buffers a command/address signal, and generates a control signal.例文帳に追加

コマンド／アドレスレジスタバッファ４００は、コマンド／アドレス信号をバッファリングするとともに、コントロール信号を生成する。 - 特許庁

As long as the prediction does not fail, the output of the SEL1 is held through an SEL2 in a next address register 144.例文帳に追加

予測に失敗しない限りこのＳＥＬ１の出力はＳＥＬ２を介して次アドレス・レジスタ１４４に保持される。 - 特許庁

An increment circuit 130 adds a specific value to the address signal 190 outputted from an address register 120.例文帳に追加

インクリメント回路１３０は，アドレスレジスタ１２０から出力されるアドレス信号１９０に対して所定値を加算する。 - 特許庁

The memory module includes memory chips 200, data register buffers 300, and a command/address register buffer 400, mounted on a module board 110.例文帳に追加

モジュール基板１１０に搭載されたメモリチップ２００、データレジスタバッファ３００及びコマンド／アドレスレジスタバッファ４００を備える。 - 特許庁

Places and destinations for collection and delivery are registered by a telephone register means 103 or an address register means 104, and reflected in a collection and delivery list 200.例文帳に追加

集配場及び集配先を、電話登録手段１０３または住所登録手段１０４により登録し、集配リスト２００に反映する。 - 特許庁

The circuit adopts a method where a write address register 16 and an adder 17 are combined and the write address is increased by 32+1 each.例文帳に追加

書き込みアドレスレジスタ１６と加算器１７を組み合わせ、書き込みアドレスが３２＋１づつ増加する方法をとる。 - 特許庁

When an ECC (error checking & correction) error is detected at the time of writing and reading, a column address where the error occurs is stored in the defective address register 53.例文帳に追加

そして、書き込み時や読み出し時にＥＣＣエラーが検出されるとエラーのあったカラムアドレスを不良アドレスレジスタ５３に格納する。 - 特許庁

In such a case, the address of the program area stored in the RAM 7 is stored in an emulation address register 11.例文帳に追加

この時、ＲＡＭ７に格納されたプログラム領域のアドレスはエミュレーションアドレスレジスタ１１に格納される。 - 特許庁

Instructions are alternately selected from two threads every clock cycle and loaded into an IFAR (Instruction Fetch Address Register) 103.例文帳に追加

命令はクロック・サイクルごとに２つのスレッドから交互に選択してＩＦＡＲ（命令フェッチ・アドレス・レジスタ）１０３にロードする。 - 特許庁

Address data are inputted to an address register 13 through a pad 11 and an input buffer 12 and used to read and write a memory core 22.例文帳に追加

アドレスデータはパッド、入力バッファを通してアドレスレジスタに取り込まれ、メモリコアのリード、ライト動作に使用される。 - 特許庁

An address register 20 receives data to be an address and accumulates a 24-bit address by four times of reception.例文帳に追加

また、アドレスレジスタ２０は、アドレスとなるデータを４回の受信で２４ビットのアドレスを蓄える。 - 特許庁

In a serial address register 81, an address for which it is required to secure the access order is stored.例文帳に追加

シリアル・アドレス・レジスタ８１に、アクセス順序を保障する必要のあるアドレスを格納する。 - 特許庁

A transfer circuit 12 transfers a write inhibition address stored in a ROM 13A to an address register 141.例文帳に追加

転送回路１２は、ＲＯＭ１３Ａに格納された書込み禁止アドレスをアドレスレジスタ１４１に転送する。 - 特許庁

A data sending/receiving part 6 sets in an address register 11 an address ADR given from a debugging device, and outputs a set signal SET.例文帳に追加

データ送受信部６は、デバッグ装置から与えられたアドレスＡＤＲをアドレスレジスタ１１にセットし、セット信号ＳＥＴを出力する。 - 特許庁

A dedicated packet retrieval instruction supported by the network processor retrieves a new packet for processing by using the next packet address register and copies the packet into the related packet- processing address register in order to use the packet in subsequent accesses.例文帳に追加

ネットワークプロセッサによりサポートされる専用のパケット検索命令が次パケットアドレスレジスタを使用して処理用の新たなパケットを検索し且つ後のアクセスにおいて使用するためにそれを関連するパケット処理アドレスレジスタ内にコピーする。 - 特許庁

A data buffer 1 performs the write to a data entry 11 indicated by a write address register 21 and reads the data of the data entry 11 indicated by a read address register 23 when a write enable register 27 is valid.例文帳に追加

データバッファ１は、書き込みイネーブルレジスタ２７が有効の時、書き込みアドレスレジスタ２１に示されるデータエントリ１１に書き込みを行い、読み出しアドレスレジスタ２３に示されるデータエントリ１１のデータを読み出す。 - 特許庁

In operation processing of an image accumulation control part which a digital copying machine has, a data bus switching bit is set to 1 (S502) after setting an erase starting point address, an end point address of an erase starting point address register, an erase end point address register (S501), and data on a register for substitute data is selected.例文帳に追加

ディジタル複写機が備える画像蓄積制御部の動作処理では、消去始点アドレスレジスタ、消去終点アドレスレジスタの消去始点アドレス、終点アドレスを設定（Ｓ５０１）した後、データパス切り替えビットを１に設定（Ｓ５０２）し、置き換えデータ用レジスタのデータを選択する。 - 特許庁

A row address is supplied to the data input terminal if a row address register 11 via a buffer gate, and the output of the row address register 11 is supplied to the data input terminal of a word decoder 17A via a complementary signal generation circuit 15 and a predecoder 16.例文帳に追加

一方では、行アドレスがバッファゲートを介して行アドレスレジスタ１１のデータ入力端に供給され、行アドレスレジスタ１１の出力が相補信号生成回路１５及びプリデコーダ１６を介してワードデコーダ１７Ａのデータ入力端に供給される。 - 特許庁

An address 1320 of as acceleration pattern (b) that has a high speed nearest to the speed of the drive clock number of the address 500 is written to an address register Ar2 of the acceleration pattern (a), and a termination address 1480 is written to an address register Ar3.例文帳に追加

そして、加速パターン（ａ）のアドレスレジスタＡｒ２に、アドレス５００の駆動クロック数の速度に一番近く速い速度になる加速パターン（ｂ）のアドレス１３２０を書き込み、アドレスレジスタＡｒ３に終了であるアドレス１４８０を書き込む。 - 特許庁

The initial value of a reading address is set in an initial address register A 109, and the initial value of a writing address is set in an initial address register B 111, and the number of accumulation data to be accumulated by an accumulator 103 and the number of times of repetition are set in a number of times of accumulation register 110.例文帳に追加

初期アドレスレジスタＡ１０９に読み出しアドレスの初期値を設定し、初期アドレスレジスタＢ１１１に書き込みアドレスの初期値を設定し、累算回数レジスタ１１０に累算器１０３が累算する累算データ数と繰り返し回数を設定する。 - 特許庁

In accessing to the flash memory 11, address data based on a physical address retained in the address register 23a is given to the flash memory 11, and a physical address for next access to the flash memory 1 is set in the address register 23b.例文帳に追加

フラッシュメモリ１１にアクセスする際には、アドレスレジスタ２３ａに保持された物理アドレスに基づくアドレスデータがフラッシュメモリ１１に与えられ、アドレスレジスタ２３ｂには、次にフラッシュメモリ１１にアクセスする際の物理アドレスが設定される。 - 特許庁