「"array section"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The positions of the microphones and/or the microphone array section change with time.例文帳に追加

マイクロホン乃至はマイクロホンアレイ部の位置は時間とともに変化する。 - 特許庁

The end face of the optical fiber array section 11 and that of the waveguide collimator array section 21 are connected after accurate alignment and fixed by a UV adhesive or the like.例文帳に追加

光ファイバアレイ部１１の端面と導波路コリメータアレイ部２１の端面とは、正確な位置合わせがなされた上で接続され、ＵＶ接着剤などにより固定されている。 - 特許庁

The D/A converter circuit includes: a capacitor array section 41 having a plurality of capacitors connected at one end to an output node; a switch array section 51 having a plurality of switch elements connected to the other ends of the plurality of capacitors of the capacitor array section 41 and switch-controlled in response to input digital data; and a control circuit 20 for switch-controlling the switch array section 51.例文帳に追加

Ｄ／Ａ変換回路は、出力ノードに一端が接続される複数のキャパシターを有するキャパシターアレイ部４１と、キャパシターアレイ部４１の複数のキャパシターの他端に接続され入力デジタルデータに応じてスイッチ制御される複数のスイッチ素子を有するスイッチアレイ部５１と、スイッチアレイ部５１のスイッチ制御を行う制御回路２０を含む。 - 特許庁

A processing array section 20 comprises a processing blocks PE placed corresponding to each pixel of an image.例文帳に追加

処理アレイ部２０は、画像の各画素に対応して配置された処理ブロックＰＥからなる。 - 特許庁

A pixel array section has a common wiring CL disposed in parallel to respective signal lines SL.例文帳に追加

画素アレイ部は、各信号線ＳＬと並行に配した共通配線ＣＬを有している。 - 特許庁

The DFB array section and SOA section are formed in the same chip having a laminate structure.例文帳に追加

ＤＦＢアレイ部とＳＯＡ部とは同一の積層構造を有するチップ内に形成されている。 - 特許庁

A second capacitor array section CAR2 of the second D/A conversion section DAC2 and a first sub D/A capacitor array section SCAR1 of the first sub D/A conversion section SDAC1 are arranged line-symmetrically with respect to a symmetrical axis LX running through a first capacitor array section CAR1 of the first D/A conversion section DAC1.例文帳に追加

第２のＤ／Ａ変換部ＤＡＣ２の第２のキャパシターアレイ部ＣＡＲ２と第１のサブＤ／Ａ変換部ＳＤＡＣ１の第１のサブＤ／Ａ用キャパシターアレイ部ＳＣＡＲ１とが、第１のＤ／Ａ変換部ＤＡＣ１の第１のキャパシターアレイ部ＣＡＲ１を通る対称軸ＬＸに対して線対称に配置される。 - 特許庁

The composite optical fiber array 10 is designed to use a waveguide collimator as a lens (collimator) and to fixedly connect it to an optical fiber array, and is provided with an optical fiber array section 11 and a waveguide collimator array section 21.例文帳に追加

複合光ファイバアレイ１０は、導波路コリメータをレンズ（コリメータ）として使用し、これと光ファイバアレイとを接続・固定するものであり、光ファイバアレイ部１１と、導波路コリメータアレイ部２１とを備えている。 - 特許庁

An array section 103 has a plurality of recording devices each recording data to an information recording medium.例文帳に追加

アレイ部１０３は、それぞれが情報記録媒体に対してデータ記録を行う複数の記録装置を有する。 - 特許庁

The driving section is connected to the pixel array section 1 through output buffers 4B and 5B composed of thin-film transistors.例文帳に追加

駆動部は薄膜トランジスタで構成された出力バッファ４Ｂ，５Ｂを介して画素アレイ部１に接続している。 - 特許庁

Thus, according to this memory test circuit, the real array section and the redundancy section can be tested separately.例文帳に追加

このように、本発明のメモリテスト回路によれば、実アレイ部と冗長部とを区別してテストを行うことができる。 - 特許庁

Rewriting for a memory cell 5 is performed with arbitrary timing after data is transferred to the logic section 3 from the DRAM array section 1.例文帳に追加

メモリセル5への書き戻しは、ＤＲＡＭアレイ部1からロジック部にデータを転送した後に、任意のタイミングで行う。 - 特許庁

One end of the waveguide collimator array section 21 connected to the optical fiber array section 11 is an ordinary optical waveguide, while the opposite end has a lens function by the waveguide collimator of a double core structure.例文帳に追加

詳細は後述するが、光ファイバアレイ部１１と接続されている導波路コリメータアレイ部２１の一端側は通常の光導波路であるが、反対側はダブルコア構造の導波路コリメータによるレンズ機能を有している。 - 特許庁

The terminal section has a terminal pattern 216, formed by the same MoW layer as the capacity line of the TFT array section.例文帳に追加

この端子部は、ＴＦＴアレイ部の容量線と同じＭｏＷ層にて形成される端子パターン２１６を備える。 - 特許庁

A device includes a microphone array section consisting of pluralities of microphones and amplifiers disposed in a space, a data conversion section converting a multi-channel analog electric signal input from the microphone array section into a digital signal, a signal processing section controlling a delay time per channel tuning with a target direction, and a power section moving the microphones and/or the microphone array section.例文帳に追加

本発明は、空間内に配置された複数のマイクロホンと増幅器からなるマイクロホンアレイ部と、マイクロホンアレイ部から入力されるマルチチャネルのアナログ電気信号をデジタル信号に変換するデータ変換部と、目的とする方向に合わせてチャネルごとの遅延時間を制御する信号処理部と、マイクロホン乃至はマイクロホンアレイ部を移動させるための動力部を備える。 - 特許庁

To provide a semiconductor storage device capable of independently testing a memory cell array section and a logic section in a memory circuit.例文帳に追加

メモリセルアレイ部とメモリ回路内ロジック部をそれぞれ独立してテストすることが可能な半導体記憶装置を提供する。 - 特許庁

A cylindrical lens 40 for a detecting lens is arranged in mid-way of the route of the reflected light 27a, 27b,... by paralleling the central face of the lens to a photodetector array direction 45 and an array section transverse direction and aligning the generator 42 of the cylindrical face in parallel to the array section transverse direction 46.例文帳に追加

検出レンズ用シリンドリカルレンズ40は、中心面を検出器配列方向45及び配列部幅方向46に対して平行にして、かつシリンドリカル面41の母線42を配列部幅方向46に対して平行に揃えて、反射光27a,27b,・・・の経路途中に配設される。 - 特許庁

Further, when designing a thin-film transistor array section, the degree of freedom is extremely high in terms of design since an opening region is not restricted.例文帳に追加

さらに、薄膜トランジスタアレイ部を設計するにおいて、開口領域の制約がないために、設計上、自由度が非常に高い。 - 特許庁

The capacitor array section 41 has first type capacitors 1C and second type capacitors 3C having a different capacity value from the first type capacitors 1C.例文帳に追加

キャパシターアレイ部４１には、第１型キャパシター１Ｃと、第１型キャパシター１Ｃとは容量値が異なる第２型キャパシター３Ｃとが設けられる。 - 特許庁

The read out information are latched by the latch circuits 8A, 8B, and by these information, the trimming or redundant processing is carried out to the memory array section 2.例文帳に追加

読み出された情報は、ラッチ回路８Ａ，８Ｂにラッチされ、この情報により、メモリアレイ部２に対するトリミング、冗長処理が行われる。 - 特許庁

The solid-state imaging apparatus includes: a pixel array section 10 including a plurality of unit pixels 11; a CDS (correlation double sampling) circuit 20; and an analog / digital converter 30.例文帳に追加

複数の単位画素１１を含む画素アレイ部１０と、ＣＤＳ（相関二重サンプリング）回路２０と、Ａ／Ｄ変換器３０とを有する。 - 特許庁

Each pixel 2 of a pixel array section 1 includes an auxiliary capacitor Csub connected between the source S and bias line BS of the drive transistor Trd.例文帳に追加

画素アレイ部１の各画素２は、ドライブトランジスタＴｒｄのソースＳとバイアス線ＢＳとの間に接続した補助容量Ｃｓｕｂを含む。 - 特許庁

To carry out a repair work for a short circuit between terminals of a thin-film transistor in an additional circuit disposed around an array section, even after forming an auxiliary wiring.例文帳に追加

アレイ部周辺に配置される付加回路の薄膜トランジスタの端子間ショートに対するリペア作業を補助配線を形成後にも実現できるようにする。 - 特許庁

To provide an electro-optical apparatus and an elecrtonic device which supply steady power to a logic circuit section and a pixel array section.例文帳に追加

ロジック回路部と画素アレイ部に安定した電力を供給することが可能な電気光学装置および電子機器を提供することを目的とする。 - 特許庁

A pixel array section 1 includes: scan lines WS and DS in rows; signal lines SL in columns; and pixels 2 in matrix, arranged in cross sections of these lines.例文帳に追加

画素アレイ部１は、行状の走査線ＷＳ，ＤＳと、列状の信号線ＳＬと、これらが交差する部分に配された行列状の画素２とを有する。 - 特許庁

To surely suppress the measurement error of a range finder device using a light source array section even to an oject having a projecting shape like the nose of a human being.例文帳に追加

光源アレイ部を用いたレンジファインダ装置において、人間の鼻のような凸形状を有する物体に対しても、測定誤差を確実に抑制可能にする。 - 特許庁

A display unit is composed of a pixel array section 1 disposed in a center region of one substrate 0 and the driving section disposed in a peripheral region of the substrate 0.例文帳に追加

表示装置は、一枚の基板０の中央領域に配された画素アレイ部１と、同じ基板０の周辺領域に配された駆動部とからなる。 - 特許庁

A compensation control circuit 34 generates compensation control signals GCP[1] to GCP[M] corresponding to groups B[1] to B[M] (M=m/3) formed by sectioning the element array section 10 by three rows.例文帳に追加

補償制御回路３４は、素子アレイ部１０を３行ずつ区分した各グループＢ[1]〜Ｂ[M]（Ｍ＝m/3）について補償制御信号ＧCP[1]〜ＧCP[M]を生成する。 - 特許庁

To contribute to narrowing of the frame of a display panel, by reducing a circuit scale of a peripheral circuit in a pixel array section which includes a scanning circuit.例文帳に追加

走査回路を含む画素アレイ部の周辺回路の回路規模の縮小化を図ることにより、表示パネルの狭額縁化に寄与できるようにする。 - 特許庁

The memory cell array section MCA and a column selector CS receive the address signal a''' and a second test circuit section TCi2 receives the scan-out signal SiOUT1.例文帳に追加

アドレス信号ａ’’’は，メモリセルアレイ部ＭＣＡおよびカラムセレクタＣＳに入力され，スキャンアウト信号ＳｉＯＵＴ１は，第２テスト回路部ＴＣｉ２に入力される。 - 特許庁

In the semiconductor memory device 1, a back gate electrode 21 is arranged in the cell array section CA and the gate electrode 22 of a field effect transistor 25 in the peripheral circuit section SC.例文帳に追加

半導体記憶装置１において、セルアレイ部ＣＡにはバックゲート電極２１を設け、周辺回路部ＳＣには電界効果トランジスタ２５のゲート電極２２を設ける。 - 特許庁

Each pixel 101 is operated to emit light at a luminance corresponding to the video signal by the first driving signal and the second driving signal, whereby an image is displayed on a pixel array section.例文帳に追加

各画素１０１は、第１駆動信号及び第２駆動信号により映像信号に応じた輝度で発光動作し、以って画素アレイ部に画像を表示する。 - 特許庁

A semiconductor memory device is provided with a memory array section 1, word lines 2, memory cells 3, bit lines 4, sense amplifiers 5, dummy bit lines 6, dummy memory cells 7, and a plurality of dummy sense amplifiers 8a, 8b, 8c.例文帳に追加

半導体記憶装置に、メモリアレイ部１、ワード線２、メモリセル３、ビット線４、センスアンプ５、ダミービット線６、ダミーメモリセル７、および複数のダミーセンスアンプ８ａ，ｂ，ｃを設ける。 - 特許庁

The present invention relates to a solid-state imaging apparatus comprising a pixel array section 2 wherein a plurality of pixel cells having a plurality of photoelectric conversion elements are arrayed, and a column circuit 4 for performing addition in a ratio based on the array of the plurality of photoelectric conversion elements when adding, in specific combination, a plurality of signals outputted from the plurality of photoelectric conversion elements in the pixel array section 2.例文帳に追加

本発明は、複数の光電変換素子を有する画素セル１が複数配列された画素アレイ部２と、画素アレイ部２の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で加算を行うカラム回路４とを備える固体撮像装置である。 - 特許庁

This adaptive array receiving apparatus comprises: a high-order array section 4 for weighting and combining signals received by a plurality of antenna elements ANT1-ANTN based on weight coefficients obtained by a plurality of weight control algorithms; and a low-order array section 6 for weighting and combining the weighted and combined signals based on a weight coefficient obtained by the weight control algorithm.例文帳に追加

複数のアンテナ素子ＡＮＴ１〜ＡＮＴＮで各々受信された信号を、複数の重み制御アルゴリズムで各々得られる重み係数に基づいて各々重み付け合成する上位アレー部４と、前記各々重み付け合成された信号を、重み制御アルゴリズムで得られる重み係数に基づいて重み付け合成する下位アレー部６とを備える。 - 特許庁

A solid-state image capturing apparatus includes a pixel array section 102, a row scanning section 105, an analog/digital conversion section 120, clock for conversion supply sections 115 and 116, an adder section 114, and an output section 117.例文帳に追加

画素アレイ部１０２と、行走査部１０５と、アナログ・デジタル変換部１２０と、変換用クロック供給部１１５，１１６と、加算部１１４と、出力部１１７とを備える。 - 特許庁

As a whole of a pixel array section 102, the unlit defect position is not fixed and can fluctuate, and is, therefore, averaged in time and space and the visibility of the unlit defect can be more reduced.例文帳に追加

画素アレイ部１０２全体では、滅点位置が固定されず変動し得るので、時間的かつ空間的に平均化され、滅点の視認性を一層低下させることができる。 - 特許庁

To develop a technique for efficiently doing the work for attaching and detaching an optical connector (optical connector plug) to and from an optical connector adapter, at an adapter array section where optical connector adapters are arrayed and installed.例文帳に追加

光コネクタアダプタが配列設置されたアダプタ配列部において、光コネクタアダプタに対する光コネクタ（光コネクタプラグ）の着脱作業を効率良く行える技術の開発。 - 特許庁

At a TFT array section on a glass substrate 201, the acting speed is increased and the image noise is decreased, by using an aluminum alloy in the wiring pattern of the signal line (as in scanning line).例文帳に追加

ガラス基板２０１上のＴＦＴアレイ部には、信号線２０５の配線パターンにアルミニウム合金を用いて（走査線も同様）、動作速度の向上、画像ノイズの低減を図る。 - 特許庁

By updating a value of the switch state register 106 by the output of the digital value from the comparison circuit 105, the state of each switch 103 in the switch array section 104 is changed.例文帳に追加

そして、比較回路１０５からのデジタル値の出力により、スイッチ状態レジスタ１０６の値を更新することで、スイッチアレイ部１０４の各スイッチ１０３の状態を変更する。 - 特許庁

A semiconductor memory (DRAM) is constituted by providing a memory cell array section 10, an address specifying section 20, an input/output section 30 of memory data, a sense amplifier 40, a signal generating circuit 50, and the like.例文帳に追加

半導体記憶装置（ＤＲＡＭ）は、大きくは、メモリセルアレイ部１０、アドレス指定部２０、メモリデータの入出力部３０、センスアンプ４０、信号発生回路５０等を備えて構成される。 - 特許庁

The signal line driving circuit in this device has a signal line driving circuit 2 formed on the same substrate as the substrate of a pixel array section 1 and an external driving circuit 4 formed on another substrate.例文帳に追加

本発明の信号線駆動回路は、画素アレイ部１と同一基板に形成される信号線駆動回路２と、別基板に形成される外部駆動回路４とを有する。 - 特許庁

As a result, the optical detector light spots 28a, 28b,... of the respective photodiodes 28a, 28b,... are respectively decreased and increased in the sizes to the photodetector array direction 45 and the array section transverse direction 46.例文帳に追加

これにより、各フォトダイオード28a,28b,・・・の光検出器部光スポット28a,28b,・・・は、光量を維持しつつ、検出器配列方向45及び配列部幅方向46へ寸法をそれぞれ減少及び増大される。 - 特許庁

By the memory test circuit described in this embodiment, the memory BIST is made for all the bits in a real array section and a redundancy section of a memory MEMR under test in the direct memory BIST mode, and the memory BIST can be made only for the bits in the real array section of the memory MEMR under test in the redundant memory BIST mode.例文帳に追加

これにより、本発明の実施形態によるメモリテスト回路によれば、ダイレクトメモリＢＩＳＴモードにおいて、テスト対象メモリＭＥＭＲの実アレイ部と冗長部との全てのビットを対象としたメモリＢＩＳＴを実行し、リダンダンシメモリＢＩＳＴモードにおいて、テスト対象メモリＭＥＭＲの実アレイ部のビットのビットのみを対象としたメモリＢＩＳＴを実行することができる。 - 特許庁

In a pixel drive control circuit section for drive controlling each of pixels of a pixel array section 2 via a level shifter circuit 33 to perform pixel signal readout, when pixel thinning signal readout is performed to select pixels in units of rows or columns from the pixel array section 2 and reading the pixel signals, a non-readout pixel row or a non-readout pixel column not to be selected by the thinning readout control is reset.例文帳に追加

画素アレイ部２の各画素をレベルシフタ回路３３を介して駆動制御して画素信号の読み出しを行う画素駆動制御回路部において、画素アレイ部２の行単位または列単位で選択し、画素信号の読み出しを行う間引き読み出し制御を行う場合に、この間引き読み出し制御によって選択されない非読出し画素行または非読出し画素列をリセットする。 - 特許庁