「"code-bit"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An estimated code bit calculation circuit 3 generates an estimated code bit for each of transmission code bits of the restored transmission series candidates using the transmission series candidates and the likelihood metric.例文帳に追加

推定符号ビット計算回路３は、送信系列候補と尤度メトリックとを用いて、復元された送信系列候補の送信符号ビットに対して、推定符号ビットを生成する。 - 特許庁

The semiconductor integrated circuit device is provided with a data bit storage memory (1) for storing data bits, a code bit storage memory (3) for storing code bits, and an ECC circuit (5) for performing error correction by using a data bit and a code bit.例文帳に追加

データビットを格納するデータビット格納用メモリ(1)と、コードビットを格納するコードビット格納用メモリ(3)と、データビットとコードビットとを用いて誤り訂正を実行するＥＣＣ回路(5)とを具備する。 - 特許庁

A positive or negative additional code bit is added to the low-order quantized DCT coefficients and the low-order quantized DCT coefficient to which the additional code bit is added is recorded in the coded low-order recording area M3 of the recording medium M.例文帳に追加

正または負の付加符号ビットを下位量子化ＤＣＴ係数に付加し、付加符号ビットが付加された下位量子化ＤＣＴ係数を記録媒体Ｍの符号付下位記録領域Ｍ３に記録する。 - 特許庁

Next, a valid/invalid bit storing step 107 superimposes those values upon the code bit position of the arithmetic operation data.例文帳に追加

次に有効無効ビット格納ステップ１０７で演算データの符号ビット位置にそれらの値を重畳する。 - 特許庁

The superimposing information generating section superimposes the plurality of different code bit streams through arithmetically operating an exclusive OR.例文帳に追加

重畳情報生成部は、排他的論理和演算により、前記複数の異なる符号ビット系列を重畳する。 - 特許庁

The bit '1' (110) is outputted to the new significant block 102 including only one coefficient and a code bit (112) is outputted.例文帳に追加

１係数しか含んでいない新有意ブロック１０２に対しビット“１”（１１０）を出力し、符号ビット（１１２）を出力する。 - 特許庁

This power number encoder circuit finds a power number, or a left shift quantity for normalizing input data with a code bit.例文帳に追加

本発明は、符号ビット付き入力データを正規化するための左シフト量であるべき数を求めるべき数エンコーダ回路に関する。 - 特許庁

To reduce musical noise suitably in accordance with a type of first signals to be encoded even when a sufficient code bit length can not be secured.例文帳に追加

十分な符号ビット長を確保できない場合であっても、第１符号化対象信号の種類に応じ、適切にミュージカルノイズを軽減する。 - 特許庁

An adjustment value change circuit 23 compares the code bit of the fixed decimal point data stored in a buffer 14 and the most significant bit of the integer part.例文帳に追加

調整値変更回路２３は、バッファ１４に格納された固定小数点データの符号ビットと整数部の最上位ビットとを比較する。 - 特許庁

Further, a code bit corresponding to "0" in the puncturing pattern is mapped with a narrow amplitude and as shown in Fig.5, signal arrangement points are placed finely rather than the prior art.例文帳に追加

さらに、パンクチャリングパターン中の０に対応するコードビットを狭めた振幅でマッピングし、図５に示すように、従来よりも信号配置点を密に配置する。 - 特許庁

The lifted parity check matrix H may be used to encode a packet of up to L k_B information bits to obtain a code bit of L n_B code bits.例文帳に追加

そのリフトされたパリティチェック行列Ｈは、Ｌ・ｎ_Ｂ個のコードビットを得るために、Ｌ・ｋ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁

As shown in Fig.4, RCPC is used for assigning a puncturing pattern to a sub carrier without deleting any code bit corresponding to "0" in the puncturing pattern.例文帳に追加

本発明は、図４に示すように、パンクチャリングパターン中の０に対応するコードビッドを削除せずにパンクチャリングパターンをサブキャリアに割り当てるRCPCを用いている。 - 特許庁

A second Gray code bit Q1 is obtained by outputting an output signal Q1o of an RDFF 3 through an RDFF 32 to synchronize with the clock CLK.例文帳に追加

第２ビットのグレイコードＱ１は、ＲＤＦＦ３の出力信号Ｑ１_Ｏを、ＲＤＦＦ３２を通してクロックＣＬＫに同期させて出力することで得られる。 - 特許庁

The particular bit pattern adopts a bit configuration having a minimum bit inversion interval being an integer multiple, 2 or over, of a minimum bit inversion interval of a code bit sequence.例文帳に追加

特定ビットパタンを、符号ビット系列の最小ビット反転間隔に対して、２以上の整数倍の最小ビット反転間隔を有したビット構成とする。 - 特許庁

The decoding part 130 determines whether an error bit is present in each block comprising a part of a plurality of code bits, constituting a code bit sequence.例文帳に追加

復号部１３０は、符号化ビット系列を構成する複数の符号化ビットの一部からなるブロック毎に誤りビットを含むか否かを判定する。 - 特許庁

Then, the semiconductor integrated circuit device is characterized by writing the code bit corresponding to the data bit to the code bit storage memory (3) at least one cycle after writing the data bit to the data bit storage memory (1) when receiving a data write instruction.例文帳に追加

そして、データビット格納用メモリ(1)とコードビット格納用メモリ(3)とは独立に制御可能とし、データ書き込み命令を受けた際、データビット格納用メモリ(1)へのデータビットの書き込みに対して少なくとも１サイクル後に、データビットに対応するコードビットをコードビット格納用メモリ(3)へ書き込むようにしたことを特徴とする。 - 特許庁

A UECP header is reserved in an area of an upper 12 bytes in a data field of a UDP packet, and includes a sequence number field, a confirmation response number field, a code bit field, and a window size field.例文帳に追加

UECPヘッダはUDPパケットのデータフィールドの上位１２バイトの領域に確保され、シーケンス番号フィールド、確認応答番号フィールド、コードビットフィールドおよびウインドウサイズフィールドを含む。 - 特許庁

A first Gray code bit Q0 is obtained by outputting an output signal Q0o of an RDFF 2 through an RDFF 31 to synchronize with a clock CLK.例文帳に追加

第１ビットのグレイコードＱ０は、ＲＤＦＦ２の出力信号Ｑ０_Ｏを、ＲＤＦＦ３１を通してクロックＣＬＫに同期させて出力することで得られる。 - 特許庁

A watermark imbed section 15 imbeds a low-order 8-bit of the bit stream dk to a high frequency region of a quantization coefficient matrix of an adjacent block as watermark information together with a code bit.例文帳に追加

該ビット列ｄk の下位８ビットは符号ビットと共に、透かし埋め込み部１５で、隣接ブロックの量子化係数行列の高周波域に透かし情報として埋め込まれる。 - 特許庁

A a first scan component detection result memory 111 and a code bit memory 112 are provided as memories used by a digital signal processing circuit that can perform high-speed processing for each element unit.例文帳に追加

高速処理可能なデジタル信号処理回路が使用するメモリとして、各要素単位毎に、最初のスキャン成分検出結果メモリ１１１と、符号ビットメモリ１１２とを設ける。 - 特許庁

A post processor 114 generates syndrome by using a parity bit in a modulation code bit line, and performs error detection/correction to output the syndrome to a vanishing position calculation circuit 121.例文帳に追加

ポストプロセッサ114は、変調符号ビット列内のパリティビットを利用してシンドロームを生成し誤り検出・訂正を行うと同時に、シンドロームを消失位置計算回路121へ出力する。 - 特許庁

To reduce a calculation load or a storage area by omitting prior processing of converting each code bit to a value based on noise variance with respect to decoding of a low density parity check code.例文帳に追加

低密度パリティ検査符号の復号において、各符号ビットを雑音の分散に応じた値に変換する事前処理を省略して計算負荷または記憶領域を削減する。 - 特許庁

Since the code length detecting part 110 detects the total code length of plural variable length codes in the variable length code bit stream at once, the objective code can be detected at high speed.例文帳に追加

符号長検出部１１０は、可変長符号ビット列内における複数可変長符号の総符号長を一度に検出するので、目的符号を高速で検出することが可能となる。 - 特許庁

LOADING METHOD OF CONSTANT TO STORAGE PLACE, LOADING METHOD OF CONSTANT TO ADDRESS STORAGE PLACE, LOADING METHOD OF CONSTANT TO REGISTER, DECIDING METHOD OF NUMBER OF CODE BIT, NORMALIZING METHOD OF BINARY NUMBER AND INSTRUCTION IN COMPUTER SYSTEM例文帳に追加

記憶場所への定数のロード方法、宛先記憶場所への定数のロード方法、レジスタへの定数のロード方法、符号ビット数の決定方法、２進数の正規化方法、及びコンピュータシステム内の命令 - 特許庁

The synchronization code of a Reed-Salomon code used for signal transmission of the digital communication system is utilized to spread-code bit information of the monitor information to be transmitted with the same number of bits as the synchronization code.例文帳に追加

デジタル通信システムの信号伝送で用いられているリードソロモン符号の同期コードを活用し、伝送する監視情報のビット情報を該同期コードと同じビット数で拡散コード化する。 - 特許庁

A third Gray code bit Q2 is obtained by delaying an output signal Q2o of an RDFF 4 with a selection circuit 21 and outputting it through an RDFF 33 to synchronize with the clock CLK.例文帳に追加

第３ビットのグレイコードＱ２については、ＲＤＦＦ４の出力信号Ｑ２_Ｏを、選択回路２１によって遅延させ、ＲＤＦＦ３３を通してクロックＣＬＫに同期させて出力することで得られる。 - 特許庁

A reliability information generation part 125 uses a synthesis code bit signal, a synthesis repetition placeholder bit signal, a synthesis placeholder bit signal, and the noise power value to generate reliability information which shows the transmission of a UCI signal is valid or invalid.例文帳に追加

信頼度情報生成部１２５は、合成符号化ビット信号、合成repetition placeholderビット信号、合成placeholderビット信号、および雑音電力値を用いて、UCI信号の送信が有効または無効であることを示す信頼度情報を生成する。 - 特許庁

The speech signal is encoded to a set of a code bit by digitizing the speech signal, and sequence of a digital speech sample divided to the sequence of a frame is obtained, and respective frames are spanned to plural digital speech samples.例文帳に追加

音声信号は、その音声信号をデジタル化することによって符号ビットの集合に符号化されて、フレームのシーケンスに分割されたデジタル音声サンプルのシーケンスが得られ、フレームの各々は複数のデジタル音声サンプルにスパンしている。 - 特許庁

A fourth Gray code bit Q3 is obtained by delaying an output signal Q3o of an RDFF 5 with an AND circuit 11 and a selection circuit 22 and outputting it through an RDFF 34 to synchronize with the clock CLK.例文帳に追加

第４ビットのグレイコードＱ３については、ＲＤＦＦ５の出力信号Ｑ３_Ｏを、ＡＮＤ回路１１及び選択回路２２によって遅延させ、ＲＤＦＦ３４を通してクロックＣＬＫに同期させて出力することで得られる。 - 特許庁

In the first decoding part 100, the comparator 110 compares an input variable length code bit string with the variable length code word of the code word table 130, and the decoder 120 outputs a decoded result corresponding to a matching variable length code word to an output part 30.例文帳に追加

第１復号部１００においては、比較器１１０が、入力された可変長符号ビット列を、符号語テーブル１３０の可変長符号語と比較し、復号器１２０は、一致した可変長符号語に対応する復号結果を出力部３０に出力する。 - 特許庁

Second code bits 14 and 15 of second tracks 11 and 12 adjacent to the position of a first code bit 13 in a direction perpendicular to tracks are set as a '0' or 'non-mark' when the first bit 13 of the first track 10 is a '1' or 'recording mark'.例文帳に追加

第１のトラック１０の第１の符号ビット１３が「１」又は「記録マーク」の時、上記第１の符号ビット１３の位置に対してトラックと直角な方向に隣接する第２のトラック１１及び１２の第２の符号ビット１４及び１５を「０」又は「非マーク」とする。 - 特許庁

When an addition block 30 adds the multiplication value w.xi to find an addition value yj, a normal random number generation block 40 generates random numbers following a normal distribution with the addition value yj set to a mean value and outputs code bit sign of the generated random numbers.例文帳に追加

この乗算値ｗ・ｘ_i を加算ブロック３０が加算して加算値ｙ_j を求めると、正規乱数生成ブロック４０は、加算値ｙ_j を平均値とする正規分布に従う乱数を生成し、当該生成した乱数の符号ビットｓｉｇｎを出力する。 - 特許庁

To generate a secondary code bit stream with little image quality deterioration by distributing a code quantity in a optimum picture so as to uniformize the image quality in the case of applying re-coding to a primary coding bit stream where image data before compression coding are not in existence.例文帳に追加

圧縮符号化される以前の画像データが存在しない１次符号化ビットストリームについて再符号化を行う場合に、画質が均一になるような最適なピクチャー内符号量配分を行い、画質劣化の少ない２次符号化ビットストリーム作成することを可能とする。 - 特許庁

A selector 108 selects a code bit, in which the linearity between an input signal and an output signal is maintained, and a quantization error is relatively small, in the case of quantizing the input signal among the code bits respectively generated by the A/D converters 102-1 to 102-N.例文帳に追加

選択器１０８は、Ａ／Ｄ変換器１０２−１〜１０２−Ｎのそれぞれにおいて生成された符号ビットの中から、入力信号と出力信号との線形性が保たれおり、かつ、入力信号を量子化する際の量子化誤差が相対的に小さい符号ビットを選択する。 - 特許庁

A transmission series candidate narrowing-down circuit 2 generates a conversion reception series, narrows down conversion transmission series candidates and calculates a likelihood metric, and puts the conversion transmission series candidates back into transmission series candidates so that processes by an estimated code bit calculation circuit 3 can be efficiently implemented.例文帳に追加

送信系列候補絞込み回路２では、推定符号ビット計算回路３での処理が効率良く実施できるように、変換受信系列を生成し、変換送信系列候補の絞込みと尤度メトリックの計算を行い、変換送信系列候補から送信系列候補へ戻す。 - 特許庁

To provide an image encoder and an image encoding method which can prevent overflow or underflow of an occupied amount of a VBV (video buffering verifier) buffer due to the amount change of a generated code bit amount by compositing in a split image encoder, and to provide an image recorder and an image transmitter.例文帳に追加

分割画像符号化装置において、合成による発生符号ビット量の変化量に起因する合成後ＶＢＶバッファ占有量のオーバーフローやアンダーフローを防止することが出来る画像符号化装置と画像符号化方法、画像記録装置、及び画像伝送装置を提供する。 - 特許庁

A carry signal 111 outputted from a redundant binary adder 101 is defined as the 1st input with a code bit 113 of the redundant binary addition result 112 defined as the 2nd input and an encoding signal 115 obtained by encoding the data bits 114 other than the bit 113 of the results 112 defined as the 3rd input respectively.例文帳に追加

冗長２進加算器１０１から出力される桁上げ信号１１１を第１の入力とし、冗長２進加算結果１１２の符号ビット１１３を第２の入力とし、加算結果１１２の符号ビット以外のデータビット１１４をエンコード回路１０２でエンコードしたエンコード信号１１５を第３の入力とする。 - 特許庁

In an image code decoding apparatus, an image region detecting unit 50 detects the image regions for each gradation section corresponding to each code bit for the image data from which the dithering components are removed, and a dither detecting unit 56 segments the image data of image regions for each gradation section and detects an embedded dither pattern to generate a code.例文帳に追加

画像コード復調装置は、画像領域検出部５０でディザ成分を除去した画像データを対象に各コードビットに対応させた階調区分別の画像領域を検出し、ディザ検出部５６で階調区分別の画像領域の画像データを切出して埋め込まれたディザパターンを検出し、コードを生成する。 - 特許庁

A SS receiver provides a code bit of a reception signal to a synchronization system processing part in which code synchronization acquisition and tracking, carrier frequency acquisition and tracking are performed, and provides all reception signal bits to a detection processing part in which reception data is demodulated after acquiring synchronization, to reduce false synchronization detection due to a variation in amplitude, and to suppress detection performance degradation.例文帳に追加

ＳＳ受信機ではコードの同期捕捉や追尾、キャリア周波数の捕捉や追尾を行う同期系処理部に対して受信信号の符号ビットを渡し、同期獲得後に受信データを復調する検波系処理部に対して全受信信号ビットを渡すことで、振幅変動に起因する同期の誤検出を低減し、また検波性能の劣化を抑える。 - 特許庁

To prevent a decoder side from being incapable of carrying out decoding because the decoder side cannot accurately detect a frame synchronizing signal due to an interference between codes in the case of obtaining a transmission bit sequence by inserting a particular bit pattern equivalent to the frame synchronizing signal to a code bit sequence resulting from coding an information bit sequence with a concatenated convolutional code by each frame.例文帳に追加

情報ビット系列を連接畳み込み符号によってフレーム毎に符号化した符号ビット系列に対し、フレーム同期信号に相当する特定ビットパタンを挿入して伝送ビット系列を得る場合に、復号側で符号間干渉によってフレーム同期信号を正確に検出できず、復号不能になることを防止する。 - 特許庁