「通知割込み」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

また、アクセス制御部７０は、コマンドメモリ５０から読み出したコマンドが割込み待ちである場合には、割込み待ち状態を設定し、論理回路１３から割込みを受け取ると、割込み発生通知を端末２０へ送出する。例文帳に追加

The access control part 70 sets an interruption wait state when the command read out of the command memory 50 is in an interruption wait state and sends notice of interruption initiation out to the terminal 20 when receiving interruption from the logic circuit 13. - 特許庁

ＣＰＵは、割込みの通知を受けると、ＩＯデバイスの割込みレジスタ１３を読み出すためのレジスタリードコマンドを発行する。例文帳に追加

When receiving the notification of interruption, the CPU issues a register read command for reading the interrupt register 13 of the IO device. - 特許庁

同時に、割込み信号線１２６，１１８をアサートしてリアルタイム転送を示す割込み信号を通知する。例文帳に追加

Simultaneously, interrupt signal lines 126 and 118 are asserted to feed an interrupt signal indicating real time transfer. - 特許庁

そして、割込みイベントが発生すると、電子機器の動作状態の重要度と上記変更した割込みイベントの重要度とに基づいて、該割込みイベントが発生したことを通知する報知方法を制御する。例文帳に追加

When the interruption event occurs, the central control part 1-10 controls a notification method for notifying the occurrence of the interruption event on the basis of the degree of importance of an operating state of the electronic equipment and changed importance of the interruption event. - 特許庁

主局１は、割込みを受けつけることができる状態になると、そのことを通知するために、割込みイネーブル信号生成部１１が生成した割込みイネーブル信号を全ての従局２〜ｎに送出する。例文帳に追加

When the master station 1 reaches a state able to accept an interruption, the master station 1 transmits an interruption enable signal generated by an interruption enable signal generating section 11 to all the slave stations 2-n. - 特許庁

割込み元装置３−０〜３−ｍから信号線を介して診断プロセッサ１に組み込まれたファームウェア２に対して割込みが通知されると、ファームウェア２は割込み処理の中で診断パスを介して読込んだ割込み元装置３−０〜３−ｍの有する割込み情報３１−０〜３１−ｍを基に、割込み要因＃０〜＃ｎを特定する。例文帳に追加

When an interruption is informed of from each of interruption source devices 3-0 to 3-m to firmware 2 incorporated in a diagnosis processor 1 through a signal line, the firmware 2 specifies interruption factors #0 to #n on the basis of pieces of interruption information 31-0 to 31-m of the read interruption source devices 3-0 to 3-m through a diagnosis path during the interruption processing. - 特許庁

データ送信終了割込み値決定回路１６及びデータ受信終了割込み値決定回路１７は、それら通知されたデータ量及び割込み発行から、次命令受信までの時間及び記憶回路１５に格納された情報に基づいてデータ転送終了割込み間隔を決定する。例文帳に追加

The data transmission end interrupt value determination circuit 16 and the data reception end interrupt value determination circuit 17 determine a data transfer end interrupt interval based on those notified data amounts and a time from interrupt issue till the next instruction reception and the information stored in the storage circuit 15. - 特許庁

シーケンスフラグ監視部４１が正常終了を検出したことを通知すると、割込み生成部４３は割込み信号をアサートしてＣＰＵに対して自動消去動作の完了を通知する。例文帳に追加

When the sequence flag monitoring part 41 detects normal end and notifies an interruption generating part 43 of the detection, the interruption generating part 43 asserts an interrupting signal, and notifies a CPU of the completion of the automatic erasing operation. - 特許庁

選択回路５１１は、直ちに割込みをＣＰＵ５０３に通知するか、又はタイミング変更回路５１０を使用して、所定の条件が成立した後に割込みをＣＰＵ５０３に通知するかを選択する。例文帳に追加

The selection circuit 511 determines whether to notify the CPU 503 of the interruption immediately or whether to notify the CPU 503 of the interruption after a predetermined condition is met using the timing changing circuit 510. - 特許庁

同時に、演算回路１４は、上位装置３への割込み発行及び上位装置３からのデータ転送開始命令受信をデータ送信終了割込み値決定回路１６及びデータ受信終了割込み値決定回路１７へ通知する。例文帳に追加

At the same time, an arithmetic circuit 14 notifies a data transmission end interrupt value determination circuit 16 and the data reception end interrupt value determination circuit 17 of interrupt issue to a host device 3 and the reception of a data transfer start instruction from the host device 3. - 特許庁

さらに、該リード値を割込み要因アドレス＃１である、０ｘ１Ｂ０３_００４０番地にライトして、第１の機能モジュールの割込み要因をクリアした後に、第１の機能モジュールに対応するシーケンス終了信号をアクティブにして、レジスタ１３および割込み発行部１４に通知する。例文帳に追加

The value read is also written to the interrupt factor address #1, 0x1B03_0040, to clear the interrupt factor of the first functional module, and a sequence end signal corresponding to the first functional module is activated and notified to a register 13 and an interrupt issuance part 14. - 特許庁

メモリコントロール回路１２は、転送されるデータ量を監視し、その結果をデータ送信終了割込み値決定回路１６及びデータ受信終了割込み値決定回路１７へ通知する。例文帳に追加

A memory control circuit 12 monitors data amounts to be transferred, and notifies a data transmission end interrupt value determination circuit 16 and a data reception end interrupt value determination circuit 17 of the result. - 特許庁

本発明は女子または子供が携帯電話端末を持っているとき、緊急事態が発生したときにはハンドストラップを引き抜くことによって割込みが発生し、その割込みがＣＰＵに通知される。例文帳に追加

When a woman or a child carrying a portable telephone terminal encounters an emergency, the woman or the child pulls out a hand strap from the portable telephone terminal to cause an interrupt and the information is given to a CPU. - 特許庁

予約時間通知部２３０は、経過割込みが発生したときに切替え契機タスク４２１を実行可能状態に変更し、周期割込みが発生したときに切替え契機タスク４２１を待機状態に変更する。例文帳に追加

The reserved time notifying part 230 changes the switching trigger task 421 to an executable state when the elapse interruption occurs, and changes the switching trigger task 421 to a standby state when the period interruption occurs. - 特許庁

各ＣＨは、入出力動作を多重に実行している一つまたは複数のＩ／Ｏからの割込み情報を当該ＣＨ対応のＣＣＡに順次格納して、ＣＨＰへ割込み報告を一括通知し、ＣＨＰは、ＣＣＡに格納された割込み情報を参照して、Ｉ／Ｏ割込み処理を一括して実行する。例文帳に追加

Each of CH successively stores the interruption information from one or plural I/O under the multiple execution of input/output operation in the CCA corresponding to the relevant CH and collectively reports the interruption to the CHP, and while referring to the interruption information stored in the CCA, the CHP collectively executes I/O interrupting processing. - 特許庁

例えば読み取り部１５でエラーが発生した場合、読み取り部１５から状態通知制御部２１にエラー割込み信号が送られる。例文帳に追加

For example, when an error occurs in a reading part 15, an error interrupt signal is transmitted from the reading part 15 to the status-reporting control part 21. - 特許庁

グループ単位でＤＭＡ転送の完了をＣＰＵに通知することで、冗長な割込みがバスを伝送することを抑制することができる。例文帳に追加

Thus, it is possible to prevent redundant interruption from being transmitted through a bus by notifying a CPU of the completion of the DMA transfer for each group. - 特許庁

ＤＳＰ５〜７はプログラム転送が終了すると、ＣＰＵ１にダウンロード完了通知の割込みを出力する。例文帳に追加

When the program transfer is completed, DSPs 5-7 output the download completion notice interrupting to CPU 1. - 特許庁

ＩＯデバイス４，９は、ＤＭＡ転送結果をメモリ５に書き込むためのステータスライトコマンドを発行しＣＰＵ２へ割込みを通知する。例文帳に追加

IO devices 4 and 9 issue status write commands for writing a DMA transfer result in a memory 5, and notifies a CPU 2 of the interruption. - 特許庁

タイマ２４１は実行プログラムを切り替える切り替え開始割込みを切り替え周期毎にＣＰＵ１１０に通知する。例文帳に追加

A timer 241 notifies a CPU 110 of a switching start interruption every switching period to switch an execution program. - 特許庁

キーコントローラのキー制御部（1-19）は、ＣＰＵが実行するアプリケーションに対応するキー情報および通知情報をキーコントローラのレジスタに設定し、該設定した情報に基づいて、キー操作に応じたキー割込みの発生を割込みコントローラに通知する。例文帳に追加

A key control part 1-19 of the key controller sets the key information and the notification information corresponding to the application program the CPU executes in a register of the key controller and notifies the interruption controller of generation of key interruption corresponding to key operation based on the set information. - 特許庁

ＤＭＡＣ１３はデータ転送完了通知を、割込み分岐回路１４を介して、自系の中央処理装置（ＣＰＵ）１１とともに他系のＢ系装置２０のＣＰＵ２１に割り込み通知する。例文帳に追加

The DMAC 13 notices the data transfer completion by interruption to both a central processing unit(CPU) 11 of its own system and a CPU 21 of the other B system device 20 through an interrupting branch circuit 14. - 特許庁

共有メモリ３０のデータ転送完了を他系のＣＰＵに割込みによって通知することにより、ＣＰＵ２１の処理能力を圧迫せずに迅速に通知し、系間通信を高速化することができる。例文帳に追加

The data transfer completion of the shared memory 30 is noticed to the CPU of the other system by interruption so that it is possible to quickly carry out information notice without suppressing the processing capability of the CPU 21, and to quicken inter-system communication. - 特許庁

本発明は、割込み信号とデータトランザクションの信号とを共有しているバス（６）に、データの劣化、プロトコル誤りなどの割り込み通知期間において割込み情報を抽出することができない状態がバス状態検出回路（１１ａ）によって検出された場合に、割込み情報を上位バス（３）に伝送するのを防止する。例文帳に追加

When a bus state detection circuit (11a) detects a state wherein interrupt information cannot be extracted from the bus (6) sharing the interrupt signal and the data transaction signal during an interrupt notification such as of data deterioration or a protocol error, the interrupt information is prevented from being transmitted to a host bus (3). - 特許庁

中央処理装置（２，３）に別々に割当てられた複数の割込みコントローラ（４，６）は、複数の中央処理装置が共通利用可能な回路モジュール（９）から別々の割込み要求信号（ＩＲＱ１Ｍ，ＩＲＱ１Ｓ）が供給され、入力された割り込み要求信号に応答して対応する中央処理装置に割込みを通知する。例文帳に追加

A plurality of interrupt controllers (4, 6) separately allocated to central processing units (2, 3) are supplied with separate interrupt request signals (IRQ1M, IRQ1S) from a circuit module (9) that can be used in common by the plurality of central processing units, and notify a corresponding central processing unit of an interrupt in response to an input interrupt request signal. - 特許庁

割込みを受けてプロセッサ１０３が受信フレーム格納部２１からフレームを読み出し、残留検出部２３がプロセッサ１０３によるフレーム読み出し終了後にフレームが残留したことを検出すると、割込み保留部２６が、処理時間算出部２４により通知された保留時間、または保留時間設定部２５により設定された保留時間の間、割込み生成を保留する。例文帳に追加

The processor 103 receiving the interruption reads the frames from the received frame storage section 21, and when residue detection section 23 detects a residual frame after the end of reading of the frames by the processor 103, a residue holding section 26 holds production of interruption for a holding time notified from a processing time calculation section 24 or for a holding time set by a holding time setting section 25. - 特許庁

サブＣＰＵ３は、スリープ制御が実行されている間の経過時間を計測し、スリープ制御が実行されている間に発生する割込みイベントを検知して、割込みイベントが発生した時までの経過時間をメインＣＰＵ２へ通知する。例文帳に追加

The sub CPU 3 measures an elapsed time during which the sleep control is performed, detects an interruption event generated while the sleep control is performed, and notifies the main CPU 2 of the elapsed time until the occurrence of the interruption event. - 特許庁

ケーブル１１５にバスリセット信号が発生したことを、ＰＨＹ部１０９がポート１１０を通して検出すると、それをＬｉｎｋ部１０５に伝え、割込み制御部１０８は第１の割込み信号を出力し、制御装置１０１に通知する（Ｓ４）。例文帳に追加

When a PHY(physical layer) section 109 detects through a port 110 the occurrence of the bus reset signal in a cable 115, the PHY section 109 informs a Link section 105 of this, an interrupt control section 108 outputs a 1st interrupt signal and informs a controller 101 about this (S4). - 特許庁

最下位エントリにある命令の命令実行時に、カウンタ３の値とレジズタ５の設定値が比較器４で比較され、カウンタ値＞設定値（タイムアウト）で割込み論理７に通知がされ、これにより割込みハンドラが起動され、当該命令に関する情報が記録される。例文帳に追加

When the instruction in the lowest-order entry is executed, a comparator 4 compares the value of the counter 3 with the set value of the register 5 and informs interruption logic 7 of counter value > set value (time-out) in such a case to actuates an interruption handier, so that information regarding the instruction is recorded. - 特許庁

通知は、マイクロプロセッサ１０１内のユーザレベル割込み／例外機構によりなされるか、または、コンピュータシステム内のいくらかの他のロジックまたはソフトウェアによりなされてよい。例文帳に追加

The notification is done by a user level interruption/exception mechanism within a microprocessor 101, or is done by some other logic or software within a computer system. - 特許庁

任意のアドレス範囲を設定し、この範囲に対する不正な書込み動作が発生したときは、マイクロコンピュータへ割込みで通知し、プログラム中での不正な書込み箇所をロギングすることにより、ソフトウェアの動作を監視する。例文帳に追加

The monitoring of software operation is made by posting the occurrence of incorrect write operation in the address range specified freely to the microcomputer with an interruption and logging the incorrect write locations in a program. - 特許庁

コンピュータシステム１００において、割込要求処理装置Ｍは、デバイスＤから出力される所定の処理の終了を通知する割込み要求を受け付ける。例文帳に追加

In a computer system 100, an interruption request processor M receives an interruption request notifying the end of predetermined processing outputted from a device D. - 特許庁

シリアルバス構成による制御装置において，同期処理を行うための割込み信号を迅速かつ同じタイミングで必要とする装置へ通知し，同期割り込み信号の揺らぎを低減した制御装置を提供する。例文帳に追加

To provide a control device of a serial bus configuration that reports an interrupt signal for performing a synchronization process to a device requiring the signal promptly and at the same timing, to reduce fluctuation of a synchronous interrupt signal. - 特許庁

この発明の他の実施において、移動局通信プロトコルスタックは、指定されたイベントが生じるとトリガされる割込み通知により指定されたイベントを検出する。例文帳に追加

In another implementation, the mobile station communication protocol stack detects the specified event by an interrupt notice, which is triggered when the specified event occurs. - 特許庁

サブプロセッサ制御回路８は、サブプロセッサからの処理開始命令により処理を開始し、処理が終了すると割込み発生命令を出力すると同時にメインプロセッサに処理完了通知を出力する。例文帳に追加

A sub-processor control circuit 8 starts processing by a processing start instruction from the sub-processor 3, and at the end of the processing, outputs an interruption generation instruction and simultaneously outputs processing completion information to a main processor. - 特許庁

物理アドレス制御回路３１０は、物理アドレスにおいてページ越えが発生したか否かを監視し、ページ越えを検出するとページ越え割込みを入出力制御回路３２０に通知する。例文帳に追加

The physical address control circuit 310 monitors whether a page break has occurred in physical addresses or not and reports a page break interruption to the input/output control circuit 320 at the time of detection of a page break. - 特許庁

自車両が合流車線を走行している場合に、自車両に対して割込みを許容する意思表示をしている本線走行中の他車両の位置を運転者に対して通知することができる運転支援装置を、提供する。例文帳に追加

To provide a driving support apparatus in which, when a present vehicle is traveling on a joining lane, a position of another vehicle indicating the will of allowing an intrusion to the present vehicle can be notified to a driver. - 特許庁

比較回路２は、メモリ３内のデータと、メモリ４，５内のそのデータの許容範囲内の最小値および最大値とを比較し、範囲外データを検出した場合、ＣＰＵ１に割込みをかけ範囲外データであることを通知する。例文帳に追加

A comparator circuit 2 compares data in the memory 3 with the minimum and maximum values of data within an allowable range inside memories 4 and 5 and when data out of the range are detected, it is reported by imposing an interruption on the CPU 1. - 特許庁

キーコントローラ（1-8）は、ＣＰＵ（1-1）によるアプリケーションの実行に有効なキーの種別および操作形態がをアプリケーション別に規定したキー情報と、割込みコントローラ（1-9）に対する通知形態をキー別に規定した通知情報とを含むキーテーブル（1-17）を有する。例文帳に追加

In the embedded system, a key controller 1-8 has a key table 1-17 including key information specifying a valid key type to execute the application program and an operation style for each application program and notification information specifying a notification style for an interruption controller 1-9 for each key. - 特許庁

（原）入力信号対応に設けられている変化点検出手段３各々では、その入力信号から信号状態の変化が一旦検出された上、保持手段３からの割込み要求信号が論理和手段５を介し中央処理装置に通知されれば、その割込み要求信号に対する処理が終了されるまでの間、その保持手段３による信号状態の変化検出が不可とされているものである。例文帳に追加

In each of change point detecting means 2 provided corresponding to input signals, a holding means 3 is disabled to detect change in signal state until a process for an interrupt request signal is completed when change in signal state is detected from an input signal and also the interrupt request signal from the holding means 3 is reported to the central processor through an OR means 5. - 特許庁

ナビゲーションマネージャ１３はプレゼンテーションエンジン１４にハイライト情報を与えプレゼンテーションエンジン１４はハイライト情報に基いて副映像デコーダ８を制御しハイライトの時間制御ハイライトの表示状態管理および割込み通知を行う。例文帳に追加

The navigation manager 13 provides a presentation engine 14 with highlight information, and the presentation engine 14 controls the subimage decoder 8 based on the highlight information and performs display state management and interruption notice for time controlled highlight for the highlight. - 特許庁

各ＧＰＰがクロック信号に対し非同期のタイミングでＤＰＲＡＭ２６にアクセスする場合、ＦＰＧＡ２４０は、一方のＧＰＰの非同期エリアへのデータ書き込みに応じて、もう一方のＧＰＰに対して書込み完了通知を発信するために、書込み完了割込みをあげる。例文帳に追加

When each GPP performs access to the DPRAM 26 in timing which is asynchronous with the clock signal, the FPGA 240 raises write completion interruption to each GPP according as one GPP writes data in an asynchronous area in order to transmit write completion notification to the other GPP. - 特許庁

論理アドレス制御回路３３０は、入出力バス７００側から転送されるデータについての論理アドレスが連続しているか否かを監視し、不連続を検出すると、アドレス不連続割込みを入出力制御回路３２０に通知する。例文帳に追加

A logical address control circuit 330 monitors whether logical addresses of data transferred from the side of an input/output bus 700 are continuous or not and reports an address discontinuity interruption to an input/output control circuit 320 at the time of detection of discontinuity. - 特許庁

所定数のイベント又はメッセージが保持されている場合、割込み制御装置３は、磁気ディスク制御装置４，５又はＬＡＮ制御装置６から発生した所定数のイベント又はメッセージの内容を保持するとともにそれを一括して演算装置２に通知する。例文帳に追加

In the case that a prescribed number of events or messages are held, an interruption controller 3 holds the contents of the prescribed number of the events or the messages generated from magnetic disk controllers 4 and 5 or a LAN controller 6 and simultaneously reports them to an arithmetic unit 2. - 特許庁

シリアル通信回路でのエラー発生に基づくエラー割込み要求がＣＰＵに通知されたときには、シリアル通信回路が備える送信動作部と受信動作部を未使用状態に設定することなどにより、シリアル通信回路でのシリアル通信動作を直ちに停止させる。例文帳に追加

When an error interrupt request attributed to the generation of an error in a serial communication circuit is reported to the CPU, the serial communication action in the serial communication circuit is stopped immediately, for example, by setting a transmitting operation part and a receiving operation part incorporated in the serial communication circuit to the unready state. - 特許庁