「６４ビットの」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

本発明は、パイロットウォルシュシーケンスのどんな必要な数も、そのビットの値に依存している64チップ全０Pおよび全１Mシーケンスを有するKビットウォルシュシーケンスにおける各ビットを代用することにより発生されるように拡張される。例文帳に追加

This invention is expanded so that any necessary number of the pilot Walsh sequence can be generated by substituting each bit in the 64 chips (all 0 P) that depend on the bit value and in the K-bit Walsh sequence that has the sequence (all 1 M). - 特許庁

例えば、ロード及びストアする操作において、特に３２ビット及び６４ビットデータ値のために６４ビットアーキテクチャを更に能率的に利用し、同様に浮動小数点比較操作においてＣＰＵと一層能率的にインタフェースする浮動小数点命令セットが必要である。例文帳に追加

To efficiently use a 64 bit architecture especially for 32 bit and 64 bit data values in loading and storing data, and to provide a floating point instruction set for further efficiently interfacing with a CPU in comparing floating points. - 特許庁

ビット線側選択トランジスタの２本の選択ゲート線ＳＧＤ１、ＳＧＤ２、ソース線側選択トランジスタの２本の選択ゲート線ＳＧＳ１、ＳＧＳ２は、それぞれビット線６４本おきに短絡され、ビット線側選択ゲート線ＳＧＤ、ソース線側選択ゲート線ＳＧＳとなっている。例文帳に追加

Two selection gate lines SGD1, SGD2 of bit line side selection transistors, and two selection gate lines SGS1, SGS2 of source line side selection transistors are separately short-circuited every 64 lines of the bit lines to form bit line side selection gate lines SGD and source line side selection gate lines SGS. - 特許庁

ブロック暗号とは、一つのメッセージを複数のチャンクに分け、それぞれのチャンク（たとえばテキストの64ビット分）にあるキーを結合させるものである。例文帳に追加

A block cipher is one that breaks a message up into chunks and combines a key with each chunk (for example, 64-bits of text).  - コンピューター用語辞典

外部情報は、デマルチプレクサ１０２により、第１ＡＰＰ復号部６２での復号に必要な情報ビットｕと第１パリティビットｐ１、および第２ＡＰＰ復号部６４での復号に必要な第２パリティビットｐ２に分けられる。例文帳に追加

The outside informations are divided into the information bit u and the first parity bit p1 which are necessary for decoding at a first APP decoding portion 62 and into the second parity bit p2 necessary for decoding at a second APP decoding portion 64 by a demultiplexer 102. - 特許庁

インテル社の最初の64ビットCPUマイクロアーキテクチャであるIA-64は、EPIC（明示的並列命令コンピューティング）に基づいたものである。例文帳に追加

IA-64 (Intel Architecture-64), Intel's first 64-bit CPU microarchitecture, is based on EPIC.  - コンピューター用語辞典

16個までの1Kチャネルが単一の64ビット物理的バーチャルチャネルDRAMバンク中にランダムに置かれ、CPUおよび周辺機器のバス要求に応える。例文帳に追加

Up to sixteen 1K-channels may be randomly allocated within a single 64-bit physical virtual channel DRAM bank to respond to the CPU and peripheral bus demands.  - コンピューター用語辞典

このサポートは典型的には 64 ビット値のオフセット値と、そこからの相対サイズを定義することで実現しています。例文帳に追加

This is typically accomplished by defining the relevant size and offset types as 64-bit values. - Python

平文の各文字を２値データにした後、それらの２値データを順次繋げて６４ビットのブロックを構成する。例文帳に追加

After each character of a plain sentence is made into binary data, a 64 bit block is constituted by successively connecting these data. - 特許庁

認証に必要な情報としては、端末装置のＩＰｖ６アドレスの下位６４ビットと、接続時の時刻情報（タイムスタンプ）とを用いる。例文帳に追加

As the information required for the authentication, employed are low-order 64 bits of an IPv6 address of the terminal unit and information on clock time (a time stamp) at the time of the connection. - 特許庁

最終ビット抽出部６４は、送信データ生成部６０によって生成される送信データパケットの最後に含まれるエラー検出用データの最終の２ビットを抽出する。例文帳に追加

The final bit extracting part 64 extracts the last two bits of error detecting data, which are included in the end of transmission data packet generated by the transmission data generating part 60. - 特許庁

この場合、64 ビット OS を使っているユーザにこのパッケージを実行してもらい、トレース結果を送ってもらってそれを調べることになります。例文帳に追加

A remote user who has the latter OS could run the package, then send you the trace for analysis.  - PEAR

選択されたクロックをカウンタ６３がカウントし、その出力とディジタル映像信号の上位ビットとが比較器６４で比較される。例文帳に追加

A counter 63 counts the selected clock and its output and the high-order bit of the digital video signals are compared in a comparator 64. - 特許庁

カラーパレット１０に、６ビット６４色のそれぞれについて、ＲＧＢ各色成分のデータを記憶しておく。例文帳に追加

A color pallet 10 stores data of each RGB color component as to each of 64 colors in 6-bit. - 特許庁

マッパー１６０は、単位画像ピクセル当たりＮビットである入力画像６４を受けて、この入力画像を単位ピクセル当たりｎビット（Ｎ＞ｎ）の出力画像に変換する。例文帳に追加

A mapper 160 receives an input image 64 of N-bits per unit image pixel, and converts the input image to output image of (n) bit (N>n) per unit pixel. - 特許庁

ＳＲＡＭデバイスに用いる小型で低電力のＳＲＡＭセル、更には携帯電話用の６４メガビット又は１２８メガビット超低電力ＳＲＡＭ、及び高密度キャッシュＳＲＡＭを提供する。例文帳に追加

To provide a miniature and small power SRAM cell for use in an SRAM device, and a 64 Mbit or 128 Mbit ultra-small power SRAM and high density cache SRAM for a portable telephone. - 特許庁

領域設定部６４は、フレーム画像上に複数のグローバル領域を設定し、ビット数調整部６２は、グローバル領域内で求めるべきローカル動きベクトルＬＭＶのビット数を調整する。例文帳に追加

A region setting section 64 sets a plurality of global regions on a frame image, and a bit number adjuster 62 adjusts the number of bits of local motion vectors LMV to be obtained in a global region. - 特許庁

送信検定部６０には、送信電文による電文ビット照合部６１、その照合結果によるエラー判定部６２、ビットエラーのエラーカウンタ６３、送信電文における電文境界判定部６４を有している。例文帳に追加

The transmission verification part 60 further comprises a telegraphic message bit collation part 61 by the transmitting telegraphic message, an error judging part 62 by the results of the collation, a bit error counter 63, and a telegraphic message boundary judging part 64 for transmitting telegraphic message. - 特許庁

ＣＰＥルータ２０７は、通知されたプレフィックスを６４ビットのネットワークアドレスに展開してＰＣ２０８に配布する。例文帳に追加

The CPE router 207 expands the notified prefix into a network address in 64 bits to distribute the network address to the PC 208. - 特許庁

ホストコンピュータから転送されてくる印刷データは、６４ビットのシリアルデータに分割されてサーマルヘッド４３に転送される。例文帳に追加

A print data transferred from a host computer is divided into 64 bit serial data and transferred to a thermal head 43. - 特許庁

そして、抽出された６４ビット分の部分画像データは、記憶データとして同期型ＤＲＡＭ１６に記憶される。例文帳に追加

Then a partial image data of extracted 64 bits is stored in a synchronous DRAM 16 as storage data. - 特許庁

そして、抽出された６４ビット分の部分画像データは、記憶データとして同期型ＤＲＡＭ１６に記憶される。例文帳に追加

Then, extracted partial image data for 64 bits are stored in a synchronous-type DRAM 16 as storage data. - 特許庁

これが64ビットの暗号なら、そしてそれはいまも輸出できて、さらに国内では自由に使えるわけですが、同じことをやれば7000年かかることになります。例文帳に追加

If that had been 64-bit encryption, which is available for export today, and is available freely for domestic use, that same effort would have taken 7,000 years.  - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

パンクチャー符号化回路６４の入力データは、ＦＩＦＯメモリ６３により、データフレーム毎のビット単位の間欠データに変換されるので、パンクチャー符号化回路６４ではビット単位の処理が可能になり、回路規模を削減することができる。例文帳に追加

Since the FIFO memory 63 converts input data to a puncture coding circuit 64 into intermittent data in the unit of bits by each data frame, the puncture coding circuit 64 can conduct processing in the unit of bits and the circuit scale can be reduced. - 特許庁

暗号化が解除されたデジタル放送コンテンツをライセンスサーバ３２６より与えられた６４ビット長以上の拡張暗号鍵Ｋｘと６４ビット長のスクランブル鍵Ｋｓとの組み合わせた１２８ビット長の暗号鍵で再暗号化し、再暗号化したコンテンツにＥＣＭとを多重してＩＰ網を通じて受信側に配信する。例文帳に追加

The encryption-released digital-broadcasting contents are encrypted again by the cipher key in a 128 bit length combining an extended cipher key Kx in a 64 bit length or more given by a license server 326 and the scrambling key Ks in the 64 bit length, and the ECM is multiplexed to the contents encrypted again and distributed to the reception side through the IP network. - 特許庁

回路基板１０上に、光ケーブル用コネクタ１２及びツイストペアケーブル用コネクタ１４と、ギガビットＬＡＮコントローラ１６と、このギガビットＬＡＮコントローラで得られたフレーム信号から解析用のデータを作成するコントローラ用ＦＰＧＡ１８と、作成されたデータを格納するメモリー２０と、コンピュータが接続される３２ビット又は６４ビット高速バスインターフェース２２とを搭載する。例文帳に追加

A circuit board 10 is mounted with an optical cable connector 12 and a twisted pair cable connector 14, a gigabit LAN controller 16, a controller FPGA 18 forming analysis data from the frame signals obtained through the gigabit LAN controller 16, a memory 20 where the formed data are stored, and a high-speed (32 bits or 64 bits) bus interface 22 where a computer is connected. - 特許庁

xビット(xは64未満)の subnet prefix がユーザに割り当てられる場合に、装置に対して使い捨て匿名公開鍵証明書を効率的に確実に発行する方法は知られていない。例文帳に追加

To provide an interrupter and an anonymous public key certificate issuing apparatus capable of efficiently and surely issuing a disposable anonymous public key certificate to an apparatus using an anonymous address when a subnet prefix in x bits (x is less than 64) is assigned to a user. - 特許庁

そして、補正処理部６３が、ＹＵＶデータの輝度（Ｙ）データに対してのみ補正係数算出部６１で算出された補正係数を乗算し、階調圧縮部６４が、１４ビットデータに拡張された輝度（Ｙ）データを１２ビットデータに圧縮する。例文帳に追加

A correction processing part 63 multiplies the correction coefficient calculated by the correction coefficient calculation part 61 only with luminance (Y) data of the YUV data, and a gradation compression part 64 compresses the luminance (Y) data to be expanded to 14-bit data into 12-bit data. - 特許庁

ツインセルモード時、行アドレス信号において不使用となる最上位ビットＲＡ＜１１＞，／ＲＡ＜１１＞に対応する内部行アドレス信号の最下位ビットＲＡＤ＜０＞，／ＲＡＤ＜０＞が行アドレスデコーダ２６によって同時に選択され、隣接するワード線６１，６２およびワード線６３，６４が同時に活性化される。例文帳に追加

At the time of twin cell mode, the least significant bit RAD<0>, /RAD<0> of an internal row address signal corresponding to the most significant bit RA<11>, /RA<11> being not used in a row address signal are selected simultaneously by the row address decoder 26, and adjacent word lines 61, 62 and word lines 63, 64 are activated simultaneously. - 特許庁

仮想記憶管理方式を採用し、一つの仮想記憶装置上で表現できるアドレスサイズが３１ビットおよび６４ビット仮想アドレスを実装した計算機システム上で、一つの仮想記憶装置上で表現できるアドレスサイズが３１ビット仮想アドレスを実装した計算機システム上で動作していた従来プログラムを実行する。例文帳に追加

To execute a conventional program operating on a computer system on which a virtual address whose address size expressible on one virtual storage device is 31 bits is mounted on a computer system on which a virtual address whose address expressible on one virtual storage device size is 31 bits and 64 bits is mounted by adopting a virtual storage control system. - 特許庁

このフラグが追加されたのは、スレッドのスタックをメモリの先頭 2GB 以内のどこかに割り当てることで、初期のいくつかの 64 ビットプロセッサにおけるコンテキストスイッチの性能問題を改善するためである。例文帳に追加

It was added to allow thread stacks to be allocated somewhere in the first 2GB of memory, so as to improve context-switch performance on some early 64-bit processors.  - JM

データ読み出し動作時、ワード線ＷＬ及び、Ｖcc電圧のコラム選択信号Ｙが同時に活性化され、前記ビット線対には微小電位差が生じ、読み/書き回路６の各Ｎ型トランジスタ61、62を通じて各Ｎ型トランジスタ63、64のゲートには1/2・Ｖcc−Ｖtnの電圧が印可される。例文帳に追加

At the time of data read-out operation, a word line WL and a column selection signal Y of Vcc voltage are simultaneously activated, minute potential difference is caused in the pair of bit lines, voltage of 1/2 Vcc-Vin is applied to gates of respective N type transistors 63, 64 through respective N type transistors 61, 62 of a reading/writing circuit 6. - 特許庁

また、リングオシレータ６２のインバータの段数やカウンタ６４のビット数を増減させることにより、パワーオンリセット時間の調整を面積の増加を少なく抑えつつ行なうことができる。例文帳に追加

Adjustment of power on/reset time can be performed with suppressing the increase of space by increasing or decreasing the number of stages of a inverter of the ring oscillators 62 or the number of bit of the counter 64. - 特許庁

ここで、内部バス１４７，１４８のバス幅、メモリＩ／Ｆ回路１４５のデータ入出力のデータ幅、並びにＦＩＦＯ回路１４４_1 〜１４４_4 のバッファ幅は共に６４ビットである。例文帳に追加

The bus widths of internal buses 147 and 148, the data input/output width of the circuit 145 and the buffer widths of circuits 1441-1444 are all set at 64 bits. - 特許庁

そして、無端駆動チエン４を周方向に回転作動せしめつつ、ビット５によりテ−ルボイド６４をその頂部より両側にかけて切削軟化せしめ、推進管５２と地山との間の摩擦を低減せしめるものである。例文帳に追加

While rotationally operating the endless driving chain 4 in the circumferential direction, the rail void 64 is cut and softened from the top to both sides by the bits 5 to reduce friction between the propulsion pipes 52 and a bedrock. - 特許庁

デコーダ２１１は、入力する６ビットのデコード信号Ｄｅｃ（５：０）に対応して、６４個の出力（Ｑ０〜Ｑ６３）の中から一つの出力を選択する。例文帳に追加

The decoder 211 selects an output from among 64 pieces of outputs (Q0 to Q63) in response to an inputting decode signal Dec(5:0). - 特許庁

結線マトリックス１２では、データ変換部１１から出力される８ビットの信号を、ジグザグスキャン則に従って並べ替えて６４の出力端子の内の該当する出力端子に出力する。例文帳に追加

A wire connection matrix 12 rearranges signals of eight bits output from the data converter 11 according to a zigzag scanning rule and outputs them to corresponding output terminals among 64 output terminals. - 特許庁

インテルの新規登場の64ビット・アーキテクチャIA-64では,コンパイラが中心的役割を果たし, 条件付き実行制御および投機的実行制御を使用して,さらなるILP(命令レベルの並列処理)を実現させる.例文帳に追加

In IA-64, Intel's upcoming 64-bit architecture, the compiler will play a pivotal role in using predication and control speculation to expose more ILP(instruction-level parallelism).  - コンピューター用語辞典

ディジタルイクイップメント社は本日,VLM(Very Large Memory)の出現しつつある市場,つまり64ビットデータベースアプリケーションにおける自己の主導権を広げるため,マーケティングと販売の積極的なキャンペーンを開始した．例文帳に追加

Digital Equipment Corporation started an aggressive marketing and sales campaign to extend its leadership position in the emerging market for Very Large Memory, 64-bit database applications.  - コンピューター用語辞典

比較部６２および選択部６４は、生成した系列単位のビットデータのうちのいずれかを復号結果として選択し、選択した復号結果を出力する。例文帳に追加

A comparator 62 and selector 64 select either of generated bit data in sequences as the result of decoding, and output the selected result of decoding. - 特許庁

音声データは、Ｄ−Ｆ／Ｆ６６は、ＰＬＬ回路６４からの再生音声クロックに従い、Ｓ／Ｐ変換器６２からの３２ビットパラレル音声データをラッチし、Ｄ／Ａ変換器６８に出力する。例文帳に追加

The D-F/F 66 latches 32-bit parallel sound data from the S/P converter 62 according to a reproduction sound clock from the PLL circuit 64 and outputs the 32-bit parallel sound data to a D/A converter 68. - 特許庁

復号装置は、事前確率情報設定部６４によって、固定情報に対応する情報ビットに対する事前確率情報Ｄ１８として、固定情報の内容に応じてとり得る値の最小値を予め設定する。例文帳に追加

The decoding device preliminarily sets the minimum value of values obtainable according to the contents of the fixed information as prior probability information D18, with respect to the information bit corresponding to the fixed information by the part 64. - 特許庁

２つ以上のネットワークプレフィックスを得られる状況において、選択的に上６４ビットが異なるテンポラリアドレスを送信元ＩＰｖ６アドレスとして使用すること。例文帳に追加

To selectively use a temporary address with different upper 64 bits as a transmission source IPv6 address in a situation in which two network prefixes or more can be obtained. - 特許庁

変換部33は、チャネル番号により圧縮信号241 をダミービットDBを付加した信号331 に変換し、伝送帯域64kbpsでATM 交換機19に送出し、かつそのチャネル番号CH1 〜CH30を指示部34より送出する。例文帳に追加

The converting part 33 converts the signal 241 into a signal 331 to which a dummy bit DB is attached with the channel numbers, transmits it to an ATM exchange 19 in 64 kbps transmission band and also transmits the channel numbers CH1 to CH30 from an indicating part 34. - 特許庁

外管２４が地山６０に挿入されると、削孔ビット２０の一部と内管ロッド２２とを引抜き、外管２４内を清掃した後に、外管２４内に芯材６４を挿入する 芯材挿入工程が実施される。例文帳に追加

When the outer pipe 24 is inserted into the ground 60, a part of the drill bit 20 and the inner pipe rod 22 are extracted, the inside of the outer pipe 24 is cleaned, and a core-material insertion process, in which a core material 64 is inserted into the outer pipe 24, is executed. - 特許庁