「.ffs」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a liquid crystal display device having an FFS (fringe field switching) structure achieving a wide viewing angle, particularly a liquid crystal display device having a viewing angle control function of increasing a viewing angle when sharing displayed information and of narrowing a viewing angle when privatizing information.例文帳に追加

広視野角を実現しているＦＦＳ構造を有する液晶表示装置において、ディスプレイに表示された情報を共有化したい時には視野角を広げ、私有化したいときには視野角を狭くできるような視野角制御機能を備えた液晶表示装置を得る。 - 特許庁

To provide a liquid crystal display device which employs a white sub-pixel among a RGBW-4 sub-pixel structure as a view control component to achieve a narrow viewing angle as well as a wide viewing angle in a FFS (fringe field switching) mode, and to provide a method for manufacturing the display device.例文帳に追加

ＦＦＳモードで広視野角に加えて狭視野角を実現するためにＲＧＢＷ−４サブピクセル構造においてホワイトサブピクセルを視野制御目的用にする液晶表示素子及びその製造方法を提供する。 - 特許庁

To provide a liquid crystal display panel of an in-plane switching system, that is an IPS mode or a FFS (fringe field switching) mode, having a means of preventing image persistence caused by a voltage applied to scanning lines and having a larger opening degree by eliminating a light-shielding common wiring.例文帳に追加

走査線に印加される電圧に起因する焼き付き防止手段を備え、遮光性のコモン配線を省略することによって開口度を大きくした横電界方式、つまりＩＰＳモードないしＦＦＳモードの液晶表示パネルを提供すること。 - 特許庁

To provide a liquid-crystalline medium based on a mixture of polar compounds having negative dielectric anisotropy (Δε), which is suitable for an electro-optic display based on ECB, PALCD, FFS or IPS effects, equipped with an active matrix.例文帳に追加

アクティブマトリックスを備えたＥＣＢ、ＰＡ ＬＣＤ、ＦＦＳまたはＩＰＳ効果に基づく電気−光学ディスプレイに適している、負の誘電異方性（Δε）を有する極性化合物の混合物に基づいた液晶媒体の提供。 - 特許庁

To provide an engagement tool capable of efficiently manufacturing a packaging bag without having the twisting of a flange part of the engagement tool or releasing of the engagement tool or the like even in a bag manufacturing machine and a bag manufacturing filling sealing (FFS) machine where a fastener is arranged in a crossing direction in respect to a moving direction of a laminated film.例文帳に追加

ラミネートフィルムの移動方向に関して横断方向へジッパーが配置される製袋機及び製袋充填シール（ＦＦＳ）機においても嵌合具フランジ部の捲れや、嵌合具の外れ等がなく効率よく包装袋を製造できる嵌合具を提供すること。 - 特許庁

Provided is a dielectrically positive nematic medium comprising one or more kinds of compounds represented by formula I, and one or more kinds of dielectrically neutral compounds, and the liquid crystal displays provided with the media, especially an active matrix display, more specially TN-, IPS-, FFS- and OCB-displays.例文帳に追加

式Ｉの１種類以上の化合物と、１種類以上の誘電的に中性の化合物とを含む誘電的に正のネマチック媒体と、ならびに、これらの媒体を備える液晶ディスプレイ、特に、アクティブマトリクスディスプレイおよび特には、ＴＮ−、ＩＰＳ−、ＦＦＳ−およびＯＣＢ−ディスプレイに関する。 - 特許庁

To provide an optical compensation sheet which contributes to the reduction in leakage light from the diagonal direction, for example, at 60°, and hue change of a liquid crystal display device, especially to a liquid crystal display device of an IPS mode and an FFS mode, and contributes to an improvement in front contrast.例文帳に追加

液晶表示装置、特にＩＰＳモードやＦＦＳモードの液晶表示装置の斜め方向、例えば６０°からの漏れ光および色み変化の軽減に寄与するとともに、正面コントラストの改善に寄与する光学補償シート等を提供する。 - 特許庁

To provide an optically compensatory film which contributes toward improving viewing angle when used in a liquid crystal display device, particularly in an IPS mode or FFS mode liquid crystal display device, and which allows provision of a liquid crystal display device less liable to cause deterioration in display quality due to a light leak even when used under severe conditions.例文帳に追加

液晶表示装置、特にＩＰＳモードやＦＦＳモードの液晶表示装置に用いた場合に視野角の改良に寄与するとともに、厳しい条件下で使用されても光漏れなどによる表示品位の低下が生じにくい液晶表示装置の提供を可能とする光学補償フィルムの提供。 - 特許庁

To attain voltage reduction of liquid crystal driving voltage, prevention of heat generation of a signal line driver circuit in accordance with the voltage reduction, and higher frame rate by maintaining or increasing electrical field intensity to be applied to a liquid crystal without increasing holding capacitor in a liquid crystal device of an FFS mode.例文帳に追加

ＦＦＳモードの液晶表示装置において、保持容量を増加させることなく液晶に印加される電界強度を維持又は増加させ、液晶駆動電圧の低電圧化、及びこれにともなう信号線ドライバー回路の発熱防止、高フレームレート化を実現する。 - 特許庁

A multiple stage pipeline comprising a level decoding section 203, a DPCM decoding section, a serial parallel decoding section 205 decodes the significant factors of each symbol and FFs 211, 212, 213 transmit a factor identification signal for representing types of the factors processed by each stage of the multiple stage pipeline synchronously with the multiple stage pipeline.例文帳に追加

シンボルの有意係数をレベル復号化部203,DPCM復号化部,シリアルパラレル復号化部205からなる多段パイプラインによって復号化し、多段パイプラインの各段で処理される係数の種類を表す係数識別信号を多段パイプラインに同期してFF211,212,213で伝送する。 - 特許庁

A bypass capacitor 12 corresponding to the size of a buffer 11 for clock supply is arranged adjacent to the buffer 11 between the power source and the ground of the buffer 11 placed right before the flip flops(FFs) 13, 14 and 15 formed on a semiconductor circuit chip.例文帳に追加

半導体集積回路チップ上に形成されるフリップフロップ（ＦＦ）１３，１４，１５の直前に配置されるクロック供給用バッファ１１の電源とグランド間に、クロック供給用バッファ１１と隣接させてこのバッファサイズに応じたバイパスコンデンサ１２を配置する。 - 特許庁

When the standby mode is set by a mode signal MD coming from the CPU 50, FFs 12, 25 are reset to stop a high-speed clock source 13 while low-speed clocks LCK are selected by a selection signal SL and supplied to the CPU 50 as clock signals CLK.例文帳に追加

ＣＰＵ５０からのモード信号ＭＤで待機モードが設定されると、ＦＦ１２，２５がリセットされ、高速クロック源１３が停止されると共に、選択信号ＳＬで低速クロックＬＣＫが選択されてクロック信号ＣＬＫとしてＣＰＵ５０に供給される。 - 特許庁

The memory section 12 outputs the correction value through any of D-FFs 13a to 13d selected by an address decode section 14 according to the received address to any of the period correction sections 11a to 11d, where the DCD correction is set.例文帳に追加

この補正値は、入力されたアドレスに従ってアドレスデコード部１４により選択されたＤ−ＦＦ１３ａ〜１３ｄのいずれかを介して、周期補正部１１ａ〜１１ｄのいずれかに供給され、ＤＣＤ補正量が設定される。 - 特許庁

In the test pattern generation supporting device 310, if the acquisition part 311 acquires the connection information 301 of testing circuit 200 and a path exempt out of test, the detection part 312 detects paths between all FFs constituting the test objective circuit 200, and forms the extra test objective path list 400.例文帳に追加

テストパターン生成支援装置３１０では、取得部３１１がテスト対象回路２００の接続情報３０１およびテスト対象外パスが取得された場合、検出部３１２はテスト対象回路２００を構成する全ＦＦ間のパスを検出し、テスト対象外パスリスト４００を作成する。 - 特許庁

Thereby, the inspection of the combinational circuit by using the scan test can be executed by reducing the circuit scale, as compared with that in the conventional inspection, the number of stages of a scan chain is reduced because the FFs are deleted, and the test time can be reduced.例文帳に追加

このことにより、スキャンテストを用いた組み合わせ回路の検査を、従来の検査に比べて回路規模を縮小して実行することができるとともに、ＦＦが削除されることによりスキャンチェーンの段数が低減するためテスト時間を削減することができる。 - 特許庁

To provide a configuration capable of reliably preventing short-circuit or disconnection on the inner part and the opening edge of a contact hole in a liquid crystal device of FFS mode in which an interlayer insulating film, a pixel electrode, an interelectrode insulating film and a common electrode are stacked in the order.例文帳に追加

層間絶縁膜、画素電極、電極間絶縁膜、および共通電極がこの順に積層されたＦＦＳモードの液晶装置において、コンタクトホール内部およびその開口縁での短絡や断線を確実に防止可能な構成を提供すること。 - 特許庁

In the liquid crystal device 100 of an FFS system, a pixel electrode 7a, an insulating film 8 and a common electrode 9a are laminated in order on an element substrate 10, while the shield electrode 29 and a color filter 24 are laminated in order on the inner surface side 20a of the opposed substrate 20.例文帳に追加

ＦＦＳ方式の液晶装置１００において、素子基板１０では、画素電極７ａ、絶縁膜８および共通電極９ａが順に積層され、対向基板２０の内面側２０ａには、シールド電極２９およびカラーフィルタ２４が順に積層されている。 - 特許庁

A clock controller comprises an asynchronous serial communication I/F section 116, FFs 117, 118, 119, and an AND circuit 120 for inputting an output signal S11 (clock control signal) of the FF 119 and a clock signal S1 and calculating the AND of the respective signals to output a control clock signal S12.例文帳に追加

クロック制御装置は、非同期シリアル通信Ｉ／Ｆ部１１６、ＦＦ１１７、１１８、１１９と、ＦＦ１１９の出力信号Ｓ１１（クロック制御信号）とクロック信号Ｓ１とを入力して互いの論理積をとって制御クロック信号Ｓ１２を出力する論理積回路１２０とを有する。 - 特許庁

Image data DATAe applied synchronously with a reference clock signal CLKe and a data-enable signal DEe are delayed by two clocks through FFs 31, 33, 38, 40 actuated by the clock signal CLKe and are outputted as image data DTe and a common data-enable signal DE.例文帳に追加

基準となるクロック信号ＣＬＫｅに同期して与えられる画像データＤＡＴＡｅとデータイネーブル信号ＤＥｅは、このクロック信号ＣＬＫｅで動作するＦＦ３１，３３，３８，４０で２クロック分遅延され、画像データＤＴｅと共通のデータイネーブル信号ＤＥとして出力される。 - 特許庁

To provide a fringe field switching (FFS) mode liquid crystal display device and a method of fabricating the same, capable of effectively improving pixel quality by maintaining or increasing a whole storage capacity, by forming an auxiliary storage capacitance by variation of a pixel size and variation of conventional storage capacitance of each pixel due to high precision.例文帳に追加

高解像度による画素サイズの変化や各画素の既存ストレージ容量の変化によって補助ストレージ容量を形成することによって、全体的なストレージ容量を維持するか、または増加させて、画素品質を効果的に改善することができるＦＦＳモード液晶表示装置及びその製造方法を提供する。 - 特許庁

The FFS mode liquid crystal display includes a transparent common electrode, a conductive reflection structure formed in a structure to be connected to the transparent common electrode, and a transparent pixel electrode of a slit type having a large number of slits above the structure, wherein the transparent common electrode is formed on a region including a data line and a gate line and has a structure of connecting unit pixel regions to one another.例文帳に追加

本発明によるＦＦＳモード液晶表示装置は、透明共通電極と、透明共通電極と接続される構造で形成された導電性反射構造物と、その上部に多数のスリットを有するスリットタイプよりなる透明画素電極とを備え、透明共通電極は、データラインとゲートラインの上部を含む領域に形成され、各単位画素領域が互いに連結される構造を有する。 - 特許庁

FFs and a combinational logic circuit are connected so that combinational logic circuits 102A to N show a minimum leakage current when reset flip-flops 104A to 104N, 108A to 108N, 112A to 112N are in reset state and set reset flip-flops 106A to 106N, 110A to 110N, 114A to 114N are in set state.例文帳に追加

リセット・フリップフロップ１０４Ａ〜Ｎ、１０８Ａ〜Ｎ、１１２Ａ〜Ｎがリセットで、セット・リセット・フリップフロップ１０６Ａ〜Ｎ、１１０Ａ〜Ｎ、１１４Ａ〜Ｎがセット状態のときに組合せ論理回路１０２Ａ〜Ｎが最小リーク電流となるように、これらＦＦと組合せ論理回路とが接続されている。 - 特許庁

The operation control circuits 107a and 107b acquire from the MAC block 108, whether or not optical signals are input to the optical receiver, and controls the SWs 114a and 114b thereby to cut the supply of the clock signals from the VCOs 113a and 113b to the FFs 104a and 104b during a time period when the optical signals are not input to the optical receiver.例文帳に追加

動作制御回路１０７ａ，１０７ｂは、光受信器への光信号の入力の有無をＭＡＣブロック１０８から取得し、光信号の光受信器への入力がない時間に、ＶＣＯ１１３ａ，１１３ｂからＦＦ１０４ａ，１０４ｂへのクロック信号の供給を遮断するようにＳＷ１１４ａ，１１４ｂを制御する。 - 特許庁

In response to a read request signal RRQ or write request signal WRQ, a latch signal LAT of a predetermined pulse width is generated and fed to latches 15 and 25, write requests and read requests generated within the duration of the latch signal LAT are captured by FFs 11 and 21, and the captured requests are output from the latches 15 and 25 as signals S15 and S25 at the same timing.例文帳に追加

読み出し要求信号ＲＲＱまたは書き込み要求信号ＷＲＱにより、所定のパルス幅のラッチ信号ＬＡＴを発生してラッチ１５，２５に与え、このラッチ信号ＬＡＴの時間内に発生した書き込み要求と読み出し要求をＦＦ１１，２１で取り込み、取り込んだ要求を、同一のタイミングでラッチ１５，２５から信号Ｓ１５、Ｓ２５として出力させる。 - 特許庁

To provide a phase comparing circuit which prevents generation of waveform deterioration in a recognition data output in the case of high speed operation, because many blocks except output terminals are connected with D-FFs connected with the output terminals used for the recognition data output, and deterioration of a band is caused by capacitive load of the blocks.例文帳に追加

識別データ出力用として使用される出力端子に接続されるＤ−ＦＦには、出力端子以外に多数のブロックが接続され、それらの容量負荷により、帯域の劣化を引き起こすため、高速動作時における識別データ出力の波形劣化を生じるのを回避する位相比較回路を提供する。 - 特許庁

In an RTL (Register Transfer Level) logic circuit of a debug function part of an LSI, a dummy module 31 defined as a false path is inserted to designate the false path which does not require to adjust data delay time among paths between an FF (flip-flop) and an external output terminal 30 and between FFs having the same clock source.例文帳に追加

ＬＳＩのデバッグ機能部分のＲＴＬ論理回路において、ＦＦから外部出力端子３０とのパスや同一クロックソースを持つＦＦ間のパスのうち、データ遅延時間の調整が必要のないパスについて、フォルスパスを指定するために、フォルスパスであることを明示するダミーモジュール３１を挿入する。 - 特許庁

In an FFS type transflective and reflective liquid crystal display device 100, each of a plurality of pixels 100a is provided with a transmissive region 100t for emitting transmissive display light and a reflective region 100r for emitting reflective display light, and the reflective region 100r is provided with a retardation layer 27 formed between the liquid crystal layer 50 and a first polarizer 51.例文帳に追加

ＦＦＳ方式の半透過反射型の液晶表示装置１００において、複数の画素１００ａは、透過表示光を出射する透過領域１００ｔ、および反射表示光を出射する反射領域１００ｒを備え、反射領域１００ｒは、液晶層５０と第１の偏光板５１との間に位相差層２７を備えている。 - 特許庁

A liquid crystal display panel 90 of an FFS liquid crystal display device 100 includes a contact hole 12 commonly used by adjacent two pixels 30 where a signal line 5 is not disposed, for connecting a common electrode 8 and a common signal line 82 in a boundary region between the adjacent two pixels in a black matrix BM region of a counter substrate 20.例文帳に追加

ＦＦＳ型の液晶表示装置１００を構成する液晶表示パネル９０は、対向基板２０のブラックマトリクスＢＭ領域下で、信号配線５が配置されない隣接する２個の画素３０の境界領域において、共通電極８と共通信号配線８２との接続に、隣接する２個の画素３０で共用されるコンタクトホール１２を備えている。 - 特許庁

There are provided a liquid crystalline medium based on a mixture of dielectrically negative polar compounds which comprises one or more compounds of each of the formulae I and II, the use of the liquid crystal medium in an electro-optical display, particularly in a display with passive matrix addressing, based on the VA, ECB, PALC, FFS or IPS effect, and displays of this type.例文帳に追加

本発明は、式ＩおよびＩＩのそれぞれの１種類以上の化合物を含み、誘電的に負の極性化合物の混合物を基礎とする液晶媒体と、電気光学的ディスプレイ中、特に、ＶＡ、ＥＣＢ、ＰＡＬＣ、ＦＦＳまたはＩＰＳ効果を基礎としてパッシブマトリクスによりアドレスされるディスプレイ中における液晶媒体の使用と、および、このタイプのディスプレイとに関する。 - 特許庁

The liquid crystal display device has an FFS structure generating a lateral electric field between a first electrode 11 and a second electrode 12 on a first substrate 10, wherein a third electrode 21 for generating a vertical electric field with the first electrode 11 and the second electrode 12, is arranged on a second substrate 20 opposing to the first substrate 10.例文帳に追加

第１の基板１０上に設けられた第１の電極１１および第２の電極１２の間に横電界を発生させるＦＦＳ構造を有する液晶表示装置において、第１の基板１０と対向する第２の基板２０上に、第１の電極１１および第２の電極１２と縦電界を発生させる第３の電極２１をさらに備える。 - 特許庁

The data processor is provided with a 1st pipe line processing part 11 for executing processing divided into five stages, a 2nd pipeline processing part 22 for executing processing in a state delayed by one stage from the processing part 11 and plural flip flops(FFs) for latching control signals inputted to respective stages.例文帳に追加

データ処理装置は、５つのステージに分けて処理を実行する第１のパイプライン処理部１１と、第１のパイプライン処理部１１よりも１ステージ分遅れて処理を実行する第２のパイプライン処理部２２と、各ステージに入力される制御信号をラッチする複数のフリップフロップ３とを備えている。 - 特許庁

To provide an FFS mode liquid crystal display panel configured such that even when a wide common wiring is used and slits are formed by photolithography, slit openings positioned on the common wiring are not coupled together, and a belt-like pixel electrode part positioned between adjacent slits neither becomes narrow nor is broken.例文帳に追加

幅広なコモン配線を採用してフォトリソグラフィー法によりスリットを形成しても、コモン配線上に位置するスリット状開口が結合したり、隣接するスリット間に位置する帯状画素電極部分が細くなったり、切断されることがなくなるようにしたＦＦＳモードの液晶表示パネルを提供すること。 - 特許庁