「8 bits」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The ECC circuit 103 executes encoding processing and decoding processing in parallel in 8 bits wherein 4224 bits being 8 times 528 bits used for a unit of writing and reading applied to one memory cell area 101j are adopted for an information bit length and one check bit ECC in 40 bits are assigned to the data.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

When audio signals have a packet structure of, e.g. Audio Data Packet stipulated in the SMPTE 292M, an encryption apparatus applies encryption to respective bits 7 to bits 0 of UDW 2 to UDW 17 of the Audio Data Packet, recalculates the Even Parity from respective encryption results and allocates inverse of bits 8 to respective bits 8.例文帳に追加

例えば音声信号が、SMPTE299Mに規定されているAudio Data Paketのパケット構造を有する場合、暗号化装置は、そのAudio Data PaketののうちのUDW2 乃至UDW17 のそれぞれのbit7乃至bit0 に対して暗号化を施し、それぞれの暗号化した結果から EvenParity を再計算して、bit8 に、bit8 の反転をbit9に割り当てる。 - 特許庁

A data processing system concerning one embodiment is configured to connect a host 100 which deals with external data of 8 bits or more to one or more clients 600 by using internal data of 8 bit units and an internal address of 8 bits.例文帳に追加

一実施の形態に係るデータ処理システムは、８ビット以上の外部データを扱うホスト１００を、８ビット単位の内部データおよび８ビットの内部アドレスを用いて１以上のクライアント６００につなぐ構成を持つ。 - 特許庁

Test image data T having color resolution of total 24 bits, i.e., 8 bits for each color of RGB, and representing a test image including a specified pattern is prepared.例文帳に追加

ＲＧＢ各色８ビット、合計２４ビットの色分解能を有し、所定パターンを含むテスト画像を表すテスト画像データＴを用意する。 - 特許庁

Data inputted to the data generating circuit 5 is developed to data of 8 bits, after that, this developed data is transferred to the RAM simultaneously en bloc 8 bits through a selector circuit 7.例文帳に追加

データ発生回路５に入力されたデータは８ビットのデータに展開され、その後この展開されたデータは７のセレクタ回路を経由してＲＡＭへ８ビット同時に転送される。 - 特許庁

The chip selection of the AFE 43 is changed from a high level to a low level, upper 8 bits of a fourth channel are outputted in the high level period of a fifth clock, and lower 8 bits are outputted in a low period.例文帳に追加

一方、ＡＦＥ４３のチップセレクトは、ハイからローに変更され、第５のクロックのハイ期間に、第４チャネルの上位８ビットが出力され、ロー期間に、下位８ビットが出力される。 - 特許庁

Suppression of a DC component under limitation of k=7 or 8 is performed by using a encoding table which can convert 4 bits into 6 bits with an (1, k) RLL rule without using redundant bits.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて行う。 - 特許庁

For instance, in a diagram, since the signal data of the master station unit are only the bits 1, 4, 5, 6 and 7 and the signal data of the slave station unit are only the bits 2, 3 and 8, eight bits are fixed at all times in the entire communication data.例文帳に追加

例えば図２で、親局ユニットの信号データはビット１、４、５、６、７のみ、子局ユニットの信号データはビット２、３、８のみとなるので、通信データ全体では常に８ビット一定となる。 - 特許庁

In the cycle B, next image data are read out through the data bus (D0 to D7) of the low-order 8 bits simultaneously.例文帳に追加

Ｂのサイクルでは同時に、下位８ビットのデータバス（Ｄ０〜Ｄ７）で次の画像データを読み出す。 - 特許庁

Bi-directional gates 15-15m input data (D0-Dm) having bus width of 8 bits.例文帳に追加

双方向ゲート１５〜１５ｍはデータ８ビットのバス幅を有するデータ（Ｄ０〜Ｄｍ）４を入力する。 - 特許庁

Its higher 8 bits provide a column address that designates a column constituting the word of the SDRAM.例文帳に追加

その上位の８ビットは、ＳＤＲＡＭのワードを構成するコラムを指定するコラムアドレスとされる。 - 特許庁

An inverse gamma compensating circuit 2 performs inverse gamma compensation for 8 bit R, G and B signals with 12 bits.例文帳に追加

逆ガンマ補正回路２は、８ビットのＲ，Ｇ，Ｂ信号を１２ビットで逆ガンマ補正する。 - 特許庁

The FIFO memory 14 for output is output by the encoding data of 8 bits, when it is encoded and is output by the wavelet transformation coefficient of 16 bits, when it is decoded.例文帳に追加

出力用ＦＩＦＯメモリ１４は、符号化時には８ビットの符号データを出力し、復号時には１６ビットのウェーブレット変換係数を出力する。 - 特許庁

One block of round data is divided into a plurality of data by every 16 bits, divided into data each having 8 bits, and written in each cell of the data table 11.例文帳に追加

ラウンドデータの１ブロックが１６ビットごとに複数のデータに区切られ、データテーブル１１の各セルに８ビットずつのデータに分けられて書き込まれる。 - 特許庁

Picture data (source data) acquired by a CCD 1 a 12-bit data are divided into high-order bit data in high-order 8 bits and low-order bit data in low-order 4 bits.例文帳に追加

ＣＣＤ１にて１２ビットで取得された画像データ（元データ）を上位８ビットの上位側ビットデータと下位４ビットの下位側ビットデータとに分離する。 - 特許庁

The level number difference calculation circuit may input output 8 bits of the transition number reducing circuit 23 and input signal 4 bits of the encoding circuit.例文帳に追加

レベル数差計算回路は、遷移数低減回路２３の出力８ｂｉｔと前記符号化回路の入力信号４ｂｉｔを入力としてもよい。 - 特許庁

One has 2 direction bits (00: none, 01: write, 10: read, 11: read/write) followed by 14 size bits (giving the size of the argument), followed by an 8-bit type (collecting the ioctls in groups for a common purpose or a common driver), and an 8-bit serial number. 例文帳に追加

1 つの数値は、読み書きの方向を表す 2 ビット(00: 読み書きなし, 01: 書き込み, 10: 読み込み, 11: 読み込み/書き込み)、(引き数のサイズを表す) 14 ビット、(共通の目的または共通のドライバで ioctl をグループにするための)8 ビットのタイプ、8 ビットのシリアル番号から構成されます。 - JM

The upper bits encode what modifiers were down when the button was pressed and are added together: 4=Shift, 8=Meta, 16=Control. 例文帳に追加

高位のビットには、ボタンが押された時にどのモディファイアがダウンしていたかがエンコードされる: 4=Shift, 8=Meta, 16=Control。 そして、上位と下位ビットが加算される。 - JM

The control information, comprising Data 1 of arm position data low 8 bits, Data 2 including arm position data high 1 bit and wiper operation mode 6 bits, Data 3 including motor control sequence 6 bits, and Data 4 of check sum, bi-directionally reduces the communication data to 8 bytes.例文帳に追加

制御情報は、アーム位置データ下位８ビットのData1と、アーム位置データ上位１ビットとワイパ動作モード６ビットを含むData2と、モータ制御シーケンス６ビットを含むData3と、チェックサムのData4からなる４バイトデータからなり、通信データを双方向で８バイトに低減させる。 - 特許庁

In a virtual area Y, if there is an instruction to write data Ya, Yb, Yc and Yd each of 8-bits (a total of 32 bits), the corresponding data are simultaneously written in the lowest 8-bits of the respective words shown by in-bank addresses in the respective memory banks.例文帳に追加

仮想領域Ｙにおいて各８ビットのデータＹａ、Ｙｂ、ＹｃおよびＹｄ（計３２ビット）の書込みが指示された場合、各メモリバンクにおいて、バンク内アドレスにより示されるワードの下位８ビットに、それぞれ対応するデータの書込みが同時に行われる。 - 特許庁

A vertical parity generating circuit 6 operates vertical parity bits as to each row of the above data, a horizontal parity generating circuit 8 operates horizontal parity bits as to the vertical parity bits outputted from the vertical parity generating circuit 6, and a comparison circuit 10 compares the vertical parity bits added to the above data with the horizontal parity bits outputted from the horizontal parity generating circuit 8.例文帳に追加

垂直パリティ生成回路６は、上記データの各列についての垂直パリティビットを演算し、水平パリティ生成回路８は、垂直パリティ生成回路６の出力である垂直パリティビットについての水平パリティビットを演算し、比較回路１０は、上記データに付加された垂直パリティビットと水平パリティ生成回路８の出力である水平パリティビットとを比較する。 - 特許庁

An encode circuit 3 receives fault bit data fail [0] to fail [7], encodes fault bit data fail [7:0] of these 8 bits, and outputs successively decoded data ef [3:0] of 4 bits (the number of compressed bits).例文帳に追加

エンコード回路３は故障ビットデータｆａｉｌ［０］〜ｆａｉｌ［７］を受け、これら８ビットの故障ビットデータｆａｉｌ［７：０］をエンコードして４ビット（圧縮ビット数）の符号化データｅｆ［３：０］を順次出力する。 - 特許庁

Prescribed clearance Δ is arranged between the adjacent first to eighth cutter bits 24-1 and 24-8.例文帳に追加

隣接する第１〜第８カッタビット２４−１〜２４−８間には、所定の間隙Δが設けられている。 - 特許庁

The least common multiple of the number of bits in the direction intersecting the reading direction perpendicularly and "8" is calculated (S2).例文帳に追加

読み出し方向と直交する方向のビット数と「８」との最小公倍数を算出する（Ｓ２）。 - 特許庁

The rearranged pixel data are sent by burst transfer in a specific unit (32 bits × 8 words = 32 pixels).例文帳に追加

並べ替えられた画素データは、所定の単位（３２ビット×８ワード＝３２画素）毎にバースト転送される。 - 特許庁

(a) Digital instrumentation recorders with a sampling rate of 100 million samples per second or more, and a resolution of 8 bits or more 例文帳に追加

イ　サンプリング速度が一秒当たり一億サンプル以上で、かつ、分解能が八ビット以上のもの - 日本法令外国語訳データベースシステム

Significant digits of the obtained 8-bit value C (bits c_7 through c_0) are output as an interpolated value.例文帳に追加

得られた８ビットの値Ｃ（ビットｃ_７〜ｃ_０）のうちの必要有効桁を補間値として出力する。 - 特許庁

The data processing unit 1 converts serial data of STM-16 format into parallel data consisting of 8-bytes (64-bits) each.例文帳に追加

データ処理装置１は、ＳＴＭ—１６のシリアルデータを８バイト（６４ビット）ごとのパラレルデータに変換する。 - 特許庁

The monitor uses eight bits for each pixel, making it possible to display 256 2８ different colors or shades of gray. 例文帳に追加

そのモニターは, 各ピクセルに 8 ビットを使っており, 256 2８ 通りの色またはグレー階調を表示できる - 研究社 英和コンピューター用語辞典

The data are subjected to an IDCT 213 and then rounded by 8 bits, and image data of decoding result is outputted.例文帳に追加

ＩＤＣＴ部２１３等を経た後、８ビットに丸めて復号結果の画像データを出力する。 - 特許庁

First, 64 bits of random data, second a56 bit DES encryption key (again, random data) stored in 8 bytes, the last byte of which is ignored.例文帳に追加

1つ目は 64 ビットのランダムなデータである。 2つ目は8バイトに格納される 56 ビットの DES 暗号キー(これもランダムなデータ)であり、最後のバイトは無視される。 - XFree86

Test data of 8 bits given from an input pin 20 are extended into 32 bits in an extension part 21, and passed to an input terminal CI of a core part 10 via a selector 22.例文帳に追加

入力ピン２０から与えられた８ビットの試験データは、拡張部２１で３２ビットに拡張され、セレクタ２２を介してコア部１０の入力端子ＣＩに与えられる。 - 特許庁

A subtractor section 24 applies subtraction processing to the delayed 8-bit input signal Si and the low frequency component rounded to 10-bits to obtain a high frequency component in (s+10) bits.例文帳に追加

減算部２４は、遅延された８ビットの入力信号Ｓｉと、１０ビットに丸められた低周波成分を減算して（ｓ＋１０）ビットの高周波成分を得る。 - 特許庁

The FIFO memory 13 for input is an input by a wavelet transformation coefficient with 16 bits, when it is encoded and is input by encoding data of 8 bits, when it is decoded.例文帳に追加

入力用ＦＩＦＯメモリ１３は、符号化時には１６ビットのウェーブレット変換係数が入力され、復号時には８ビットの符号データが入力される。 - 特許庁

After inverting the bits output from the comparison operation circuits CP2 and CP4 of the even-numbered stages, respective bit streams are output as the value of 8 bits expressing a digital value after conversion.例文帳に追加

偶数段目の比較演算回路ＣＰ２，ＣＰ４から出力されたビットを反転した上で、各ビット列を変換後のデジタル値を示す８ビットの値として出力する。 - 特許庁

A radio synchronization deciding part 8 decides a radio synchronizing state by using reception SIR(104), the number of PILOT error bits (106), and the number of TFCI error bits (110).例文帳に追加

無線同期判定部８は、受信ＳＩＲ（１０４）、ＰＩＬＯＴ誤りビット数（１０６）、ＴＦＣＩ誤りビット数（１１０）を用いて無線同期状態を判定する。 - 特許庁

An 8-bit signal related to the brightness among picture signals stored in a picture memory 51 is divided into higher order 4-bits and lower order 4-bits by a signal divider 52.例文帳に追加

画像メモリ５１に蓄積されている画像信号のうちの輝度に関する８ビットの信号は、信号分割器５２により上位４ビット、下位４ビットに分割される。 - 特許庁

The ECC circuit 103 allots a test bit ECC of 40 bits making 4224 bits being eight times of 528 bits being write and read units for one memory cell area 101j as information bit length, and performs encoding processing and decoding processing with 8 bits in parallel.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

By a CPU 22, data to be transmitted are divided by 8 bits and turned to valid data and the data of 32 bits for which the invalid data of 24 bits are added to the valid data are transmitted through the PCI bus 28 to a PCI interface circuit 42.例文帳に追加

ＣＰＵ２２によって、送信すべきデータを８ビットごとに分割して有効データとし、その有効データに２４ビットの無効データを付加した３２ビットのデータをＰＣＩバス２８を介してＰＣＩインタフェース回路４２に送る。 - 特許庁

When the high image quality mode is selected, digital data in the prescribed number of bits (8 bits) ordinarily recorded on the memory card 50 are recorded on the memory card 50, and when the character mode is selected, for example, digital data in 2 bits are recorded on the memory card 50.例文帳に追加

高画質モードが選択されると、メモリカード５０に通常記録される所定のビット数（８ビット）のデジタルデータをメモリカード５０に記録し、一方、文字モードが選択されると、例えば、２ビットのデジタルデータをメモリカード５０に記録する。 - 特許庁

Since information on the lottery result in winning/losing is given by using 4 bits in a single byte (8 bits) and these 4 bits become a big winning pattern random number value as they are, the storage capacity for one holding can be within 1 byte.例文帳に追加

１バイト（８ビット）中の４ビットを用いて当／外の抽選結果を報知し、かつ、この４ビットがそのまま大当り図柄乱数値となるため、１つの保留のための記憶容量を１バイト内でおさめることができる。 - 特許庁

Further, when sending the video and the OSD image to the display device 30, the navigation device 20 assigns 8 bits to each of RGB, and assigns 6 bits to the video and 2 bits to the OSD image about each of RGB.例文帳に追加

また、ナビゲーション装置２０は、映像およびＯＳＤ画像を表示装置３０へ送信する際に、ＲＧＢのそれぞれに８ビットを割り当て、ＲＧＢのそれぞれについて、映像に６ビット、ＯＳＤ画像に２ビットを割り当てる。 - 特許庁

A bit shift section 53 shifts an addition result by two bits in the descendant direction to obtain 8-bit output image data Dout.例文帳に追加

ビットシフト部５３は、加算結果を下位方向に２ビット分シフトして８ビットの出力画像データＤout を得る。 - 特許庁

Pits P4 and P5 are formed corresponding to a 14-bit pattern obtained by imposing EFM modulation on its 8 bits.例文帳に追加

この８ビットをＥＦＭ変調した結果の１４ビットのパターンに対応してピットＰ４、Ｐ５が形成される。 - 特許庁

When one sample data are constituted of 128 bits, one sample data are transmitted by using 8 slots, for example.例文帳に追加

１サンプルのデータが１２８ビットで構成される場合、例えば８スロットを使用して１サンプルのデータを送る。 - 特許庁