「Address Line」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The address control part 21 selects a first redundant word line 8-1' from among the redundant word lines 8-1' to 8-m' connected to redundant memory cells 25;M11'-Mmn', in place of the first word line 8-1, in accordance with the first address and the first address change instruction.例文帳に追加

アドレス制御部２１は、第１アドレスと第１アドレス変更指示とに従って、第１ワード線８−１に代えて、冗長メモリセル２５；Ｍ１１’〜Ｍｍｎ’に接続された冗長ワード線８−１’〜８−ｍ’のうちの第１冗長ワード線８−１’を選択する。 - 特許庁

The device 3 selects the line (line part 34) in a representative line part 33 and returns an IP address attached to the part 34 to the device 2 by using the UDP.例文帳に追加

アクセス装置３は、代表回線部３３にて回線（回線部３４）を選択し、回線部３４に付加されているＩＰアドレスを、ＵＤＰを使用してアクセス装置２に返信する。 - 特許庁

The sequence control instruction of a line next to a line indicated by a program counter signal (a) in each address of an instruction memory 20 and the sequence control instruction of a line at the destination of jump are stored in each storage area.例文帳に追加

メモリ２０の各アドレスにプログラムカウンタ信号ａが示す行の次の行のシーケンス制御命令とジャンプ先の行のシーケンス制御命令とを各記憶領域に記憶しておく。 - 特許庁

Since the potential of the dummy word line DWL is directly detected, an address of a word line short-circuited with a dummy word line is reliably detected in a short period of time.例文帳に追加

本発明によれば、ダミーワード線ＤＷＬの電位を直接検出していることから、ダミーワード線とショートしているワード線のアドレスを短時間で確実に検出することが可能となる。 - 特許庁

An illustrative unit cell of a nonvolatile memory, such as a phase change random access memory (PRAM), is linked to an address line, and a data line and includes a MOS transistor that receives application of a voltage from the data line.例文帳に追加

相変化ランドムアクセスメモリ（ＰＲＡＭ）のような不揮発性メモリの例示的な単位セルはアドレスラインとデータラインに連結され、データラインから電圧の印加を受けるＭＯＳトランジスタを含む。 - 特許庁

A switching circuit SW switches a refresh address signal RA or an external address signal EA based on the refresh request signal RQ and outputs it, and a common address signal line GAL outputs the external address signal EA or the refresh address signal RA outputted from the switching circuit SW as a common address signal GA.例文帳に追加

切替え回路ＳＷは、リフレッシュリクエスト信号ＲＱに基づいて、リフレッシュアドレス信号ＲＡと外部アドレス信号ＥＡとを切替えて出力し、共通アドレス信号線ＧＡＬは、切替え回路ＳＷから出力される外部アドレス信号ＥＡあるいはリフレッシュアドレス信号ＲＡを、共通アドレス信号ＧＡとして出力する。 - 特許庁

The method includes a step for fetching a first instruction line from a level 2 cache; a step for extracting, from the first instruction line, an address identifying a first data line containing data targeted by a data access instruction contained in the first instruction line or a different instruction line; and a step for prefetching, from the level 2 cache, the first data line using the extracted address.例文帳に追加

方法は、レベル２キャッシュから第１命令ラインをフェッチするステップと、第１の命令ラインから、第１の命令ラインまたは異なる命令ラインに含まれているデータ・アクセス命令のターゲットとされたデータを含む第１のデータ・ラインの識別アドレスを抽出するステップと、抽出されたアドレスを用いて、レベル２キャッシュから第１のデータ・ラインをプリフェッチするステップを含む。 - 特許庁

In addition, the pressure transducer is provided with a serial data/ address signal line 14 and a serial clock signal line 15 to transfer the correction data of read-only memory, and an address signal and data signal of the memory are serially transferred in synchronization with a clock signal.例文帳に追加

また、読出し専用メモリの補正データを転送するシリアルデータ／アドレス信号線１４とシリアルクロック信号線１５を備え、メモリのアドレス信号及びデータ信号をクロック信号に同期させて直列に転送する。 - 特許庁

Picture data ID for the portion of one line inputted from a picture inputting device is stored in a line memory 26 and picture data of an address designated by an address control part 27 is outputted to a same signal judging part 28.例文帳に追加

画像入力装置から入力された１ライン分の画像デ−タＩＤはラインメモリ２６に格納され、アドレス制御部２７で指定されたアドレスの画像デ−タが同一信号判定部２８に出力される。 - 特許庁

A line of a memory cell array 4 to which a first access is performed through a port A is specified by a first row address; and a line of the memory cell array 4 to which a second access is performed through a port B is specified by using a second row address.例文帳に追加

第１のロウアドレスによってポートＡを通じて第１のアクセスをするメモリセルアレイ４の行が指定され、第２のロウアドレスによってポートＢを通じて第２のアクセスをするメモリセルアレイ４の行が指定される。 - 特許庁

Then when a dot-by-dot ON/OFF pattern and a line-by-line ON/OFF pattern are displayed, the voltage of the external capacitor is balanced between a half of the address voltage and the address voltage and the power recovering operation is carried out.例文帳に追加

そして，ドット毎オン／オフパターンやライン毎オン／オフパターンが表示される場合には外部キャパシタの電圧がアドレス電圧の半分とアドレス電圧の間で平衡状態になって電力回収動作が行なわれる。 - 特許庁

The start address of a shared memory is stored in a link address storage place at the tail of a line transmission queue, and transmission cell data are fetched out from the head of the line transmission queue and are forwarded.例文帳に追加

そして、回線送信待ち行列の最後尾にあるリンクアドレス格納場所に、共有メモリの先頭アドレスを格納し、回線送信待ち行列の先頭から送信セルデータを取り出して転送を実行する。 - 特許庁

As a result, the number of address bits for selecting the first redundant selection line becomes smaller than that for selecting the second redundant selection line, and the number of ROMs for storing a corresponding defective address also decreases.例文帳に追加

その結果、第１の冗長選択線を選択するアドレスビットの数は、第２の冗長選択線を選択するアドレスビットの数よりも少なくなり、対応する不良アドレスを記憶するＲＯＭの数も少なくなる。 - 特許庁

When the information equipment is connected through the serial line, an entry for transmitting packets to the serial line is addressed to a default address.例文帳に追加

前記情報機器が前記シリアル回線を通して接続する場合、パケットをシリアル回線に送信するためのエントリは、デフォルトを宛先とするエントリにする。 - 特許庁

The presence or absence of the discharge emission is performed by varying a base line of an inter-electrode voltage (solid line) according to variations in an address voltage Va during a display period.例文帳に追加

放電発光の有無は、表示期間におけるアドレス電圧Ｖａの変化によって電極間電圧（実線）のベースラインを変化させることによって行う。 - 特許庁

In the DRAM memory system, the address line and the control line are combined, the information is multiplexed, and the information rate for the DRAM pin is made to become always approximately equal.例文帳に追加

本発明のＤＲＡＭメモリ・システムでは、アドレス線と制御線を統合し、情報を多重化して、ＤＲＡＭピンの情報率が常にほぼ等しくなるようにする。 - 特許庁

The on-chip bus is a two-wire system serial bus constituted of an address line and a data line through which plural satellites 311-313 are connected to a central source like a daisy chain.例文帳に追加

オンチップ・バスは、複数のサテライト３１１〜３１３を、デイジーチェーンに中央ソースに接続する、アドレス・ラインとデータ・ラインとからなる２線式直列バスである。 - 特許庁

When an address is inputted from an input circuit 1, an arbitrary word line and a digit line are selected by the X decoding circuit 3 and a Y decoding circuit 2.例文帳に追加

入力回路１よりアドレスが入力されるとＸデコード回路３とＹデコード回路２より任意のワード線とディジット線が選択される。 - 特許庁

A read control part 13m reads out the image data of the first line in descending order from the memory address in which the last data of the image data in the first line is written.例文帳に追加

リード制御部１３ｍは、１ライン目の画像データの最後のデータが書き込まれたメモリアドレスから下降順に、１ライン目の画像データを読み出す。 - 特許庁

A server 17, or a converter mounting a NAT (Network Address Translator) and an IP masquerade, is connected between a low-voltage distribution line 111 and an electric lamp line 112.例文帳に追加

また、ＮＡＴやＩＰマスカレードを搭載した変換器であるサーバ１７を低圧配電線１１１と電灯線１１２との間に接続する。 - 特許庁

For each matching line, the line is printed, the current address is set, and the user is prompted to enter a command-list . 例文帳に追加

指定した正規表現に一致する文字列を含む行があると、その行を表示し、現在行番号を設定します。 そして、ユーザにr command-listの入力を促します。 - JM

To provide a means for recognizing accurately relocation and inversion of an address line and a data line in a computer system, and a correction means corresponding thereto.例文帳に追加

コンピュータシステムにおいてアドレス線およびデータ線の再配置および反転を正確に認識する手段と、それに対応する修正手段とを提供する。 - 特許庁

To provide a semiconductor memory performing high speed write-in or error correction by switching and utilizing an address signal line connected to a CPU as a data signal line.例文帳に追加

ＣＰＵに接続されたアドレス信号線をデータ信号線として切替利用することで高速書き込み又は誤り訂正を行う半導体メモリ。 - 特許庁

The packet from the server side network is address converted by referring to the Figure A, which PPP line in which closed area network is recognized and the packet is sent to the line.例文帳に追加

サーバ側ネットワークからのパケットを、図２Ａを参照してアドレス変換すると共に、どの閉域網のどのＰＰＰ回線かを知り、その回線にパケットを送る。 - 特許庁

The semiconductor memory device 1 inputs a plurality of data through a data line into a plurality of memory cells specified by a signal input into an address line.例文帳に追加

半導体メモリー装置１は、アドレス線に入力される信号によって指定される複数のメモリセルにデータ線を介して複数のデータを入力する。 - 特許庁

To obtain a minute capacity measuring apparatus which can measure capacity of a bit line, a word line, or the like specifying an address of a memory cell array of a DRAM or the like.例文帳に追加

ＤＲＡＭ等のメモリセルアレイのアドレスを指定したビット線、ワード線等の容量を測定することができる微小容量測定装置を得る。 - 特許庁

A row decoder 2 selects the word line depending on the address signal and applies only the minimum word line voltage required for read of the upper order bits of data or lower order bits of data among the word line voltages of a plurality of levels depending on the result of the address recognizing circuit 1.例文帳に追加

ロウデコーダ２は、アドレス信号に応じてワード線を選択し、アドレス認識回路１の結果に応じて複数レベルのワード線電圧のうち上位データあるいは下位データの読み出しに必要な最少限のワード線電圧のみを選択ワード線に印加する。 - 特許庁

To make it possible to reduce the influence of the cutting of a control line to its absolute minimum even when the control line is cut off on any position and to make it unnecessary to form an address setting notification line for notifying the completion of address setting from the final terminal control part of each serial connection to a main control part.例文帳に追加

コントロールラインがいずれかで切断されても、影響を最小限にできるようにするとともに、直列接続の最後の端末制御部から主制御部にアドレス設定完了を通知するためのアドレス設定通知ラインを設ける必要をなくす。 - 特許庁

A column selecting line circuit can be programmed to first constitution in which a first out put is activated by the read-out control signal and an address, and a second output is activated by the same address value as the address or the other address.例文帳に追加

コラム選択ライン回路は、第１出力が読出し制御信号及びアドレスによって活性化されて、第２出力が書込み制御信号及び前記アドレス値と同一のアドレス値又は他のアドレス値によって活性化される第１構成にプログラムされることができる。 - 特許庁

To provide a subscriber's line accommodation apparatus and a packet filtering method for preventing an illegitimate access by a third party using an ARP (Address Resolution Protocol) packet to arrogate an IP address and a MAC address so as to ensure the communication security.例文帳に追加

第三者がＡＲＰパケットを使用してＩＰアドレスやＭＡＣアドレスを詐称することによる不正アクセスを防止し、通信のセキュリティを確保する加入者回線収容装置およびパケットフィルタリング方法を得る。 - 特許庁

Then, the own address information of the network-controlling device 3 in an own address response telegram transmitted from the network-controlling device 3 that is connected to the same ISDN line 2 is stored at an another address storage means 10.例文帳に追加

次に同一のＩＳＤＮ回線２に接続されている網制御装置３から送信された自アドレス応答電文における網制御装置３の自アドレス情報を他アドレス記憶手段１０に記憶する。 - 特許庁

In address management of a common buffer shaped switch, plural output order chains which have a writing address register 20 and a reading address register 30 are allocated for every flow such as an output line or a quality class.例文帳に追加

共通バッファ形スイッチのアドレス管理において、出力回線や品質クラス等のフロー毎に、書き込みアドレスレジスタ２０および読み出しアドレスレジスタ３０を有する出力順序チェーンを複数割当てる。 - 特許庁

Each of a display driver 12 and a key input driver 16 determines the row address of an LED display circuit 15 or a key input circuit 17 by decoding the line address, and carries out matrix driving according to the column data and the row address.例文帳に追加

表示用ドライバ１２やキー入力ドライバ１６はラインアドレスのデコードでＬＥＤ表示回路１５やキー入力回路１７の行アドレスを決定し、列データと行アドレスによるマトリックス駆動を行う。 - 特許庁

A bit signal is sent to an enable-line 12 by successive sequence, when a tag value corresponding to a second address B is written in CAM, data inputted to cache from the address A exists in a system 22 relating to a tag value of the address B.例文帳に追加

後続シーケンスでイネーブル線１２にヒット信号を送り、第２アドレスＢに対応するタグ値をＣＡＭに書込むと、アドレスＡからキャッシュに入れたデータは、アドレスＢのタグ値に関連するシステム２２に存在する。 - 特許庁

A row address decoder 22 constituting the address specifying section 20 is provided with a row selection latch circuit 23 holding a selected word line WL at a start state even after change of a row address XA.例文帳に追加

アドレス指定部２０を構成する行アドレスデコーダ２２には、選択されたワード線ＷＬを行アドレスＸＡの変化後においてもさらに立ち上げ状態に保持する行選択ラッチ回路２３が備けられている。 - 特許庁

Concerning a DRAM in 2Tr1C configuration, an address is latched by an address latch circuit 3 in advance, a word line 9a on the side of Aport corresponding to that address is activated, and data corresponding to a sense amplifier 7a are latched.例文帳に追加

２Ｔｒ１Ｃ構成のＤＲＡＭにおいて、予めアドレスラッチ回路３にアドレスをラッチしておき、そのアドレスに対応するＡｐｏｒｔ側のワード線９ａを活性化し、センスアンプ７ａに対応するデータをラッチしておく。 - 特許庁

A latch circuit 11 outputs defect address information, which represents the address of a memory of malfunction, to an address line 15 in a period in which a signal ϕ1 is in an H level, and keeps output in high impedance in a period other than the above-period.例文帳に追加

ラッチ回路１１は、機能不良となったメモリセルのアドレスを表す不良アドレス情報を信号φ１がＨレベルの期間でアドレス線１５に出力し、それ以外では出力を高インピーダンスに保つ。 - 特許庁

A comparison circuit 12 inputs the cutoff address information from the address line 15 in the period in which the signal ϕ1 is in the L level, compares it with the access address information of the memory cell, and outputs the result of the comparison as the replacement information of the memory cell.例文帳に追加

比較回路１２は、信号φ１がＬレベルの期間でアドレス線１５から切断アドレス情報を入力し、メモリセルのアクセスアドレス情報と比較して比較結果をメモリセルの置換情報として出力する。 - 特許庁

A threshold selection signal generation section 206 inputs a line address signal, a pixel address signal, and a selection signal as address signals, and generates column and row selection signals for outputting to a comparison section 202.例文帳に追加

しきい値選択信号生成部２０６は、アドレス信号としてラインアドレス信号、画素アドレス信号及び選択信号を入力し、行選択信号及び列選択信号を生成して、比較部２０２に対して出力する。 - 特許庁

To provide the pattern generating device and method capable of easily generating a pattern such as an address complement pattern without a limit in a maximum value of a line address and a row address, and to provide a semiconductor integrated circuit test device.例文帳に追加

行アドレス及び列アドレスの最大値に制限無く、容易にアドレスコンプリメントパターン等のパターンを発生することができるパターン発生装置及び方法並びに半導体集積回路試験装置を提供する。 - 特許庁

In the pixel structure as above, the transfer control line 8 and the reset control line 9 are placed in a horizontal direction (first direction) and the address control line 10 and the vertical signal line 11 are placed in a vertical direction (second direction).例文帳に追加

このような画素構造において、転送制御線８とリセット制御線９は水平方向（第１方向）に配置されており、アドレス制御線１０と垂直信号線１１は垂直方向（第２方向）に配置されている。 - 特許庁

When a line conflict discriminating means 6 detects a line conflict on the cashe 2, a memory controller 5 converts data causing the line conflict into an address so that the line conflict is not caused, and copies the data in another area on a main memory 3.例文帳に追加

ラインコンフリクト判別手段６がキャッシュ２上のラインコンフリクトを検出すると、メモリコントローラ５が前記ラインコンフリクトを引き起こすデータを、ラインコンフリクトが起きないようにアドレス変換して、メインメモリ３上の別の領域へコピーする。 - 特許庁

To provide an automatic line switching method capable of smoothly performing switched IP packet communication even if a communication line with an IP address allocated in advance thereto is used in the case of switching a main line and a backup line.例文帳に追加

メイン回線とバックアップ回線の切替を行う場合に、予めＩＰアドレスが割り当てられている通信回線を使用しても、切替後のＩＰパケット通信を円滑に行うことができる回線自動切替方法を提供する。 - 特許庁

In such a pixel structure, the transfer control line 8 and the reset control line 9 are arranged in a horizontal direction (a first direction), and the address control line 10 and the vertical signal line 11 are arranged in a vertical direction (a second direction).例文帳に追加

このような画素構造において、転送制御線８とリセット制御線９は水平方向（第１方向）に配置されており、アドレス制御線１０と垂直信号線１１は垂直方向（第２方向）に配置されている。 - 特許庁

In the cache device constituted so that a logical data line of a data array corresponds to a tag of an address array, the data array is constituted of a RAM whose physical line width is narrower than the line size of a logical data line.例文帳に追加

アドレスアレイの１のタグに対してデータアレイの論理的な１のデータラインが対応するよう構成されたキャッシュ装置であって、前記データアレイは論理的なデータラインのラインサイズよりも物理的なライン幅の狭いＲＡＭで構成する。 - 特許庁