「Address Line」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A decoding preprocessing section 31 temporarily stores pixel data of a sub-pixel packet supplied from a demultiplexer 15 into a PXD storage memory 33, temporarily decodes the data to calculate a data size of each line and find the head address in the PXD storage memory 33 where the pixel data of the line is stored, and stores address data of the found head address into an address storage memory 32.例文帳に追加

デコード前処理部３１は、デマルチプレクサ１５から供給されるサブピクチャパケットのピクセルデータをＰＸＤ格納メモリ３３に一旦格納するとともに、一旦復号することにより、各ラインのデータサイズを算出し、各ラインのピクセルデータが格納されるＰＸＤ格納メモリ３３上の先頭アドレスを求め、求めた先頭アドレスのアドレスデータを、アドレス格納メモリ３２に格納する。 - 特許庁

The memory controller 109 interposed between SDRAM 804 and 805 and a CPU for mutually matching plural address lines or plural control signal lines, has a COL signal for identifying whether the address line is a column signal or row signal and mutliplexers 502 and 503 for selectively setting the address line to be used for the column signal or address line to be used for the row signal on the basis of the COL signal.例文帳に追加

SDRAM８０４、８０５とＣＰＵとの間に介在して複数のアドレス線や複数の制御信号線のうち相互に整合を行うメモリ制御装置１０９であって、アドレス線のうちカラム信号かロー信号かを識別するＣＯＬ信号と、ＣＯＬ信号に基づいてカラム信号に使用するアドレス線とアドレス線のうちロー信号に使用するアドレス線とに選択的に設定するマルチプレクサ５０２、５０３を有することを特徴とするものである。 - 特許庁

An input address generation part 16 calculates the leading address and burst length of the rotation processing units, and performs access to the leading address for one line of the rotation processing units of the image data in a memory 18, and reads the image data by performing burst access in the following main scanning directions.例文帳に追加

入力アドレス生成部１６は回転処理単位の先頭アドレスとバースト長とを演算し、メモリ１８中の画像データの回転処理単位の１ライン分の先頭アドレスにアクセスし、それより後の主走査方向をバーストアクセスして読み込む。 - 特許庁

In the case of an output with rotation of 180 degrees, the address discrimination section 9 disables an FGATE signal at a point of time when a start address LSA of a succeeding line reaches the lower address ENDL or below to finish an image output by one page.例文帳に追加

１８０°の回転出力時には、アドレス判定部９で条件１０に従って次ラインのスタートアドレスＬＳＡが下限アドレスＥＮＤＬ以下になった時点で、ＦＧＡＴＥ信号をディセーブルとして１ページ分の画像出力を終了させる。 - 特許庁

By providing cutting sections at prescribed crossing points of the address electrode lines, MOS type transistors are realized at the cutting sections, and a row address decoding logic circuit, in which MOS type transistors are arranged in serial on a single address electrode line, is constituted.例文帳に追加

アドレス電極ラインの所定の交叉点に切断部を設けることによって、該切断部にＭＯＳ型トランジスタを実現し、一本のアドレス電極ライン上にＭＯＳ型トランジスタを直列に配置した行アドレスデコード用の論理回路を構成する。 - 特許庁

Then, out-of-region address electrodes 21A formed outside the respective panel regions 41 have large-width address electrode parts 21C formed by increasing line width relative to in-region address electrodes 21B formed inside the panel regions 41.例文帳に追加

このとき、各パネル領域４１の外側に形成される領域外アドレス電極２１Ａは、パネル領域４１内側に形成される領域内アドレス電極２１Ｂに比べて線幅が太く形成された太幅アドレス電極部２１Ｃを有する。 - 特許庁

The skew correction unit of this invention divides line data written in a line memory into blocks, whose number corresponds to a skew amount of the line head and sequentially shifts a read address in a direction opposite to the skew in the unit of blocks so as to read the line data.例文帳に追加

本発明のスキュー補正装置は、ラインメモリに書き込まれたラインデータをラインヘッドのスキュー量に応じた数のブロックに分割し、このスキューの反対方向へブロック単位でリードアドレスを順次ずらしてラインデータの読み出しを行うようにしたものである。 - 特許庁

To provide a system which needs to be only on the same word line although an address does not necessarily have to be continuous.例文帳に追加

アドレスが必ずしも連続である必要はないが同じワード線上にのみあることを必要とするシステムを提供する。 - 特許庁

A 2nd fusing circuit is composed of the flash cells sharing the bit line, and changes an address of a defective cell to that of a redundancy cell.例文帳に追加

第２ヒュージング回路は、ビットラインを共有してフラッシュセルで構成され、欠陥セルのアドレスをリダンダンシセルのアドレスに変更させる。 - 特許庁

A Y increment circuit 44 generates and outputs a second Y address incremented by 1 in succession upon every line finish signal input.例文帳に追加

Ｙインクリメント回路４４は行終了信号を受ける毎に順次１増加する第２のＹアドレスを生成して出力する。 - 特許庁

According to the instruction input, the potential to be connected to the selected address line is switched, by controlling the display mode switching means.例文帳に追加

指令入力に応じて、この表示モード切換手段を制御して選択されたアドレスラインに接続される電位を切り換える。 - 特許庁

A reception means 102 receives a communication request from the opposite apparatus via the first communication line together with the first address.例文帳に追加

受信手段１０２は、第１の通信回線を介する、相手先機器からの通信要求を第１のアドレスとともに受信する。 - 特許庁

In an address connecting line connecting the logic circuit and the memory-macro, connection is changed so that continuous addresses are realized for each bank.例文帳に追加

ロジック回路とメモリマクロとをつなぐアドレス接続線は、バンク毎に連続アドレスが実現されるように接続関係を変更する。 - 特許庁

To provide a semiconductor memory in which the access delay of an address in which word line transition is caused can be prevented apparently.例文帳に追加

ワードライン遷移が発生するアドレスのアクセス遅延を見かけ上なくすことを可能にした半導体記憶装置を提供する。 - 特許庁

One exception to the rule that addresses represent line numbers is the address 0 (zero). 例文帳に追加

p行番号の表現に関して上記の規則が適用される中で、行番号m 0( ゼロ )に関しては、例外的な扱いがされます。 - JM

The communication device 11 disconnects the connected telephone line after acquiring the IP address and the port number of the communication device 12.例文帳に追加

通信装置１１は、通信装置１２のＩＰアドレス及びポート番号を取得した後、接続中の電話回線を切断する。 - 特許庁

On the other hand, positive voltages are supplied on data lines DL of non-light emitting pixels for a prescribed period after the potential of the address line AL is lowered.例文帳に追加

一方、非発光画素のデータラインＤＬにはアドレスラインＡＬの電位低下後に所定期間正電圧を供給する。 - 特許庁

By pressing a white key 50-k, a corresponding parameter value (an address corresponding to an auxiliary line 64 of waveform data 70) is specified.例文帳に追加

白鍵５０−ｋを押下すると、対応するパラメータ値（波形データ７０の、補助線６４に対応するアドレス）が指定される。 - 特許庁

The communication device 12 notifies the communication device 11 of the acquired IP address and port number via the telephone line.例文帳に追加

通信装置１２は、取得したＩＰアドレス及びポート番号を、電話回線を介して通信装置１１に対して通知する。 - 特許庁

In a redundant column test mode, a redundant column selection line is selectively driven in response to column address signals CAs1 and CAs2.例文帳に追加

冗長カラムテストモードでは、カラムアドレス信号ＣＡｓ１，ＣＡｓ２に応答して冗長カラム選択線が選択的に駆動される。 - 特許庁

In accordance with a readout address ADDr inputted to a readout port 2, a word line decoder 20r for selectively activating the word line WL is provided independently of a digit line decoder 20w for selectively activating the WDL in accordance with a writing address ADDw inputted to a writing port 3.例文帳に追加

読出ポート２に入力された読出アドレスＡＤＤｒに応じて、ワード線ＷＬを選択的に活性化するワード線デコーダ２０ｒと、書込ポート３に入力された書込アドレスＡＤＤｗに応じて、ライトディジット線ＷＤＬを選択的に活性化するディジット線デコーダ２０ｗとは、独立に設けられる。 - 特許庁

The line of the row address of the failure memory cell count value 3d larger than the number of column redundancy spare lines 1b, and the line of the column address of the failure memory cell count value 3e larger than the number of row redundancy spare lines 1c are set to be a relief decision line for allocating the redundancy spare lines of the row and column.例文帳に追加

行の冗長予備線１ｂの数よりも大きい不良メモリセルカウント値３ｄの列アドレスのライン、列の冗長予備線１ｃの数よりも大きい不良メモリセルカウント値３ｅの行アドレスのラインを夫々救済確定線として列の冗長予備線、行の冗長予備線を割り付ける。 - 特許庁

When sub-address information, which is previously stored in a sub-address storage means 8 of a network control unit(NCU) 3, to be ordinarily used is forgotten in a center terminal 1, the center terminal 1 transmits a call setting message through an ISDN line 2 to the NCU 3 with the master sub-address information as incoming sub-address information.例文帳に追加

センタ端末１において網制御装置３のサブアドレス記憶手段８にあらかじめ記憶した通常使用するサブアドレス情報を忘れた場合には、センタ端末１はマスタサブアドレス情報を着サブアドレス情報として呼設定メッセージをＩＳＤＮ回線２を介して網制御装置３へ送信する。 - 特許庁

In this memory mapping method, by which an address is accessed by using two memories as if the access is carried out by a single memory, an address value is changed by reversing a part of bits of the address for one memory, data within different areas such as a block access 1 and a line access 2 can be designated to the same address.例文帳に追加

メモリを２つ用いて１つのメモリに対するようにアドレスにアクセスしてメモリを使用するメモリマッピング方法において、片方のメモリにはアドレスの一部のビットを反転させることによりアドレス値を変化させて、ブロックアクセス１又はラインアクセス２のように同一アドレスに対して異なる範囲のデータを指定可能とする。 - 特許庁

When the compression image data and the compression attribute data are read from the image memory, an image memory control part reads one line by one line or a plurality of the lines by a plurality of the lines basis in parallel from a higher-order address side.例文帳に追加

画像メモリ制御部は、画像メモリから圧縮画像データ及び圧縮属性データを読込む場合、上位アドレス側から１ライン又は複数のライン毎に並行して読込む。 - 特許庁

When the non-activation address detecting circuit 91b decides that the redundant memory cell is used, the redundant word line is activated by a redundant word line activating circuit 100.例文帳に追加

そして、前記非活性アドレス検知回路９１ｂが冗長メモリセルを使用すると決定した場合に、冗長ワード線活性化回路１００によって冗長ワード線を活性化する。 - 特許庁

The continuous series system of a source/drain diffusion layer 14, straddling a gate electrode 13 constituting an address line, is connected electrically at prescribed parts, with an upper layer interconnection with regard to a data line.例文帳に追加

アドレスラインを構成するゲート電極１３を跨ぐソース／ドレイン拡散層１４の連続する直列系はデータラインに関し、所定箇所が電気的に上層配線と繋がる。 - 特許庁

The light receiving element has an adjustment mode for selecting an address to output the signal of an individual light receiving surface, and a sensitivity switching signal line and a switching signal line to the adjustment mode.例文帳に追加

前記受光素子は、個別受光面の信号をアドレス選択して出力可能な調整モードを備え、感度切替信号線と、前記調整モードへの切替信号線を有する。 - 特許庁

When the line scan 101 is scanned reversely in preview mode, a display is made from the bottom of a display screen and when the line sensor 101 is scanned reversely in horizontal scanning, data are stored in an external storage device from the tail line address.例文帳に追加

プレビュー時、ラインセンサ１０１を逆方向に走査した場合は、表示画面の下から表示し、本スキャン時、ラインセンサ１０１を逆方向に走査した場合は、外部記憶装置に最終行アドレスから記憶するようにする。 - 特許庁

For instance, in an address process of subfields SF1 and SF2, scan is sequentially performed every one display line, in the subfields SF3-SF10, scan is performed every second display line and, in the subfields SF11 and SF12, scan is performed every fourth display line.例文帳に追加

例えば、サブフィールドＳＦ１とＳＦ２のアドレス工程では１表示ラインずつ線順次に走査し、サブフィールドＳＦ３〜ＳＦ１０では１表示ラインおきに走査し、サブフィールドＳＦ１１とＳＦ１２では３表示ラインおきに走査する。 - 特許庁

The line buffer memory 24 adds an address to pixel data in the order of receiving as an increment, and the line buffer memory 25 adds the address to the pixel data on the contrary, and transmits the pixel data to the pulse forming part 201 by the reverse order to the case when the polygon mirror 103 is normally rotated.例文帳に追加

ラインバッファメモリ２４は、受信した順に画素データにアドレスをインクリメントして付し、ラインバッファメモリ２５は、逆に画素データに対してアドレスを付し、ポリゴンミラー１０３が正回転している場合とは逆の順番で画素データをパルス生成部２０１に送信する。 - 特許庁

The changeover switches are turned ON/OFF to switch transmission of a drive signal and a video signal to be supplied from a gate line drive circuit 12 and a data line drive circuit 11 and transmission of optical signals to an X address detecting circuit 13 and a Y address detecting circuit 14.例文帳に追加

この切り替えスイッチのオン・オフによって、ゲート線駆動回路１２およびデータ線駆動回路１１から供給される駆動信号および映像信号の伝送と、Xアドレス検出回路１３およびYアドレス検出回路１４へ光信号の伝送を切り替える。 - 特許庁

When the drawing of the one line component of the frame is completed, the transfer source address and the transfer destination address are incremented, and thereby the pixel data of a size for the height portion of the height-1 line of the frame is collectively transferred to the display device and the drawing of the upper side portion of the frame is performed.例文帳に追加

枠の１ライン分の描画が完了すると、転送元アドレスと転送先アドレスをインクリメントすることにより、、枠の高さ−１ラインの高さ分のサイズの画素データをまとめてディスプレイ装置に転送して枠の上側部分の描画を行う。 - 特許庁

In the network system of a CSMA/CD system, a frame address flowing to each transmission line is discriminated by each repeating part, and when the frame address is stored in a present system, repeating to other systems is performed (not performed).例文帳に追加

ＣＳＭＡ／ＣＤ方式のネットワークシステムにおいて、各伝送路に流れるフレームアドレスを中継部毎に判断し、フレームアドレスが自系に格納している場合には他系への中継を行う（行わない）。 - 特許庁

When the decompression processing of the block by one line in the horizontal direction is finished, the coded data of the color difference components U, V are read again on the basis of the address information stored in the start address memory M3.例文帳に追加

水平方向１ライン分のブロックの伸長処理が終了すると、開始位置用メモリＭ３に格納された位置情報に基づいて、色差成分Ｕ，Ｖの符号化データを再度読み出す。 - 特許庁

Address-system bonding pads corresponding to the plurality of memory chips are connected in common to a bonding lead at the other end of a module substrate wiring line having one end connected to an address-system bonding pad of the data processor by a wire.例文帳に追加

データプロセッサのアドレス系ボンディングパッドにワイヤで一端が接続するモジュール基板配線の他端のボンディングリードには、複数のメモリチップの対応するアドレス系ボンディングパッドがワイヤで共通接続される。 - 特許庁

Although 12 IP addresses are actually assigned to the FTTH line 2 of the 12 lines, it is pretended that only one IP address is assigned by an IP address conversion means 12.例文帳に追加

１２回線のＦＴＴＨ回線２には、実際には、１２個のＩＰアドレスが割り当てられているが、ＩＰアドレス変換手段１２によって、１個のＩＰアドレスのみが割り当てられているように見せかけている。 - 特許庁

An output address generation part 17 generates the write leading address of pixel data for one line of the rotation processing units posterior to processing, and performs access, and writes the image data by performing burst access in the following main scanning directions.例文帳に追加

出力アドレス生成部１７は、処理後の回転処理単位の１ライン分の画素データの書き込み先頭アドレスを生成してアクセスし、それより後の主走査方向をバースト転送して書き込む。 - 特許庁

A signal of the DTMF tone is inputted to a DTMF receiving part 5 via the line connecting part 4, and an Internet telephone address converting part 6 converts the signal into an Internet telephone address including characters.例文帳に追加

このＤＴＭＦ音の信号は回線接続部４を経由してＤＴＭＦ受信部５へ入力され、インターネット電話アドレス変換部６において文字を含むインターネット電話アドレスへ変換される。 - 特許庁

When DMA processing is continuously performed in one line, jump between head address and end address in a ring buffer which stores image data of forward ring buffer specification is discriminated.例文帳に追加

１ライン内で継続してＤＭＡ処理を行う場合に、順方向のリングバッファ仕様の画像データを格納したリングバッファにおける先頭アドレス及び終了アドレスの跨ぎの発生の有無を判別する。 - 特許庁

A common input/output signal line 4 is connected to the semiconductor devices 1 constituting each column on the test board 2, and moreover, a clock signal CLK and an address signal Address are inputted to the semiconductor devices 1.例文帳に追加

テストボード２上で各列を構成する半導体装置１には、共通の入出力信号線４が接続されると共に、クロック信号ＣＬＫ及びアドレス信号Ａｄｄｒｅｓｓが入力される。 - 特許庁

To provide a semiconductor memory which can be normally operated even when a load of a column address line transmitting a column address is large and they are independent each other though it does not affect operation speed.例文帳に追加

動作速度に影響しないながらも、カラムアドレスを伝えるカラムアドレス線の負荷が大で、しかも互いに別々である場合であっても正常に動作できる半導体メモリ装置を提供する。 - 特許庁

When a read access is made to a frame buffer having an arbitrary image processing IP, a corresponding address determination/conversion circuit makes calculations on its address to see which line and which byte of the frame buffer has been accessed.例文帳に追加

任意の画像処理ＩＰがあるフレームバッファへのリードアクセスを行うと、対応するアドレス判定／変換回路が、そのアドレスがどのフレームバッファの何ライン目の何バイト目へのアクセスかを算出する。 - 特許庁

The electronic mail server 103 receives the file and address information through the portable telephone line 102 and sends the received file to the transmission destination PC 105 of the address information through the Internet 104.例文帳に追加

電子メールサーバー１０３は、ファイルおよびアドレス情報を携帯電話回線１０２を介して受信し、受信したファイルをアドレス情報の送信先ＰＣ１０５へインターネット１０４を介して送信する。 - 特許庁

The solid-state imaging device 10 has a plurality of pixels Ca, arranged into a matrix form and selects one pixel Ca determined by line address signals X0, X1 and column address signals Y0, Y1.例文帳に追加

固体撮像装置１０は、マトリックス状に配列された複数の画素Ｃａを備え、行アドレス信号Ｘ０，Ｘ１及び列アドレス信号Ｙ０，Ｙ１により決定される１つの画素Ｃａを選択する。 - 特許庁