「Address Line」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To simplify wiring, and to assign an accurate address to each of slave units independently of the connection position of each of the slave units on the bus line when connecting each of the slave units to the bus line.例文帳に追加

各スレーブユニットのバスラインへの接続に際して、その配線を簡略化することができるとともに、各スレーブユニットのバスライン上の接続位置にかかわらず、各スレーブユニットのそれぞれに正しいアドレスを割り当てる。 - 特許庁

An address signal is inputted to a bit line short circuit signal circuit and a column switching signal circuit, and corresponding bit line short circuit signal BRS0 or BRS1 and a column switching signal CL01 or CL11 are selected.例文帳に追加

ビット線ショート信号回路、コラムスイッチ信号回路にはアドレス信号が入力され、対応するビット線ショート信号ＢＲＳ０あるいはＢＲＳ１、及びコラムスイッチ信号ＣＬ０１あるいはＣＬ１１が選択される。 - 特許庁

In the case of normal reading/writing, either one of the cell arrays S0, S1 is selected by address data for specifying a word line, one block of the selected cell array is selected and one word line in the block is further selected.例文帳に追加

通常の読出／書込時においては、ワード線を指定するアドレスデータによってセルアレイの一方が選択されると共に、選択されたセルアレイの１ブロックが選択され、さらにそのブロック内の１ワード線が選択される。 - 特許庁

This host bridge 200 is provided with: an address hit decision circuit 220 for detecting that the read access address to the main memory 300 held in an address holding circuit 210 coincides with a line address writeback operation by the processor 100; and a memory access control circuit 230 for fetching the write data in the writeback operation and canceling the access to the main memory 300 in the case a hit decision is made.例文帳に追加

ホストブリッジ２００に、アドレス保持回路２１０に保持されたメインメモリ３００へのリードアクセスアドレスとプロセッサ１００によるライトバック動作におけるラインアドレスとの一致を検出するアドレスヒット判定回路２２０と、ヒット判定がなされた場合にライトバック動作におけるライトデータを取り込み、且つ、メインメモリ３００へのアクセスをキャンセルするメモリアクセス制御回路２３０とを備える。 - 特許庁

The radio base station control apparatus 3 performs authentication processing to the radio base station apparatus 1 which sends back the response after checking the formation of the authentication with regard to the radio base station apparatus 1, extracts an individual IP address and an MAC address unused from a vacant/occupied-address management table 33, and downloads the address and the configuration data 34 of the line establishment to the radio base station apparatus 1.例文帳に追加

無線基地局制御装置３は、該応答を返送した無線基地局装置１に対して認証処理を行い、該認証の成立を確認した後、無線基地局装置１に対して、アドレス空塞管理表３３の中から未使用の個別のＩＰアドレス及びＭＡＣアドレスを抽出し、該アドレスと回線開設の構成データ３４とを無線基地局装置１にダウンロードする。 - 特許庁

The lines of a group among the memory cell arrays selected by the prescribed line address signal X11 and X12 on an upper side are divided into an odd number of the blocks and the bit map of the prescribed line address signal groups X6 to X9 on a lower side has symmetry with the odd number of the blocks as repeating units.例文帳に追加

ここで、上位側の所定の行アドレス信号Ｘ１１，Ｘ１２により選択される前記メモリセルアレイ内の一群の行が奇数個のブロックに分割され、該奇数個のブロックを繰り返し単位として、下位側の所定の行アドレス信号群Ｘ６〜Ｘ９のビットマップが対称性を有する。 - 特許庁

When operation cycles using an address including the same row address are continued, the word line activation control section can hold a word line activated in a first cycle out of continued cycles in an activated state until the last cycle out of continued cycles without non-activating.例文帳に追加

ワード線活性化制御部は、同じ行アドレスを含むアドレスを用いるオペレーションサイクルが連続する場合に、連続するサイクルのうちの最初のサイクルにおいて活性化されたワード線を、非活性化することなく連続するサイクルのうちの最終のサイクルまで活性化した状態で保持することが可能である。 - 特許庁

Each memory bank 11 includes: memory cell arrays 15; a plurality of bit lines disposed on the memory arrays 15; a selection section 19 receiving addresses from each of the first and second input sections 12 to produce local address for selecting the bit line by using the addresses; and a column decoder 17 for selecting the bit line by using the local address.例文帳に追加

各メモリバンク１１は、メモリセルアレイ１５と、メモリセルアレイ１５に配設された複数のビット線と、第１及び第２の入力部１２それぞれからアドレスを受け、かつアドレスを用いてビット線を選択するためのローカルアドレスを生成する選択部１９と、ローカルアドレスを用いてビット線を選択するカラムデコーダ１７とを含む。 - 特許庁

The originating call side and the termination call side utilize the address information for transferring the audio data of the audio data transmission line control means 15A as the address information of a destination to whom the audio data are transmitted, whereby the audio data can be transmitted between the originating call side and the termination call side through the intermediary of the audio data transmission line control means 15A.例文帳に追加

発信側および着信側が、音声データの伝送の相手先のアドレス情報として、音声データ伝送路制御手段における音声データの授受のためのアドレス情報を用いることにより、音声データは、音声データ伝送路制御手段を介して発信側と着信側との間で伝送するようにする。 - 特許庁

The device has a memory cell array equipped with a plurality of memory cells which are accessed in response to a plurality of word line selecting signals and a plurality of column selecting signals, a row decoder which generates a plurality of word line selecting signals by decoding the row address, and a column decoder which generates a plurality of column selecting signals by decoding the column address.例文帳に追加

複数のワードライン選択信号と複数のカラム選択信号に応答してアクセスされる複数のメモリセルを備えたメモリセルアレイ、ロウアドレスをデコーディングして複数のワードライン選択信号を発生するロウデコーダ、及びカラムアドレスをデコーディングして複数のカラム選択信号を発生するカラムデコーダを備える。 - 特許庁

A transmission device (0004 etc.), relays through the path relays and transmits the address information in the route information band, as is, when the path is normal, and inserts address information on the device (0004 etc.) itself into a route information band in the opposite direction from the transmission line where abnormality is detected and transmits it, when the abnormality of the transmission line is detected.例文帳に追加

該パスを中継する伝送装置（０００４等）は、パスが正常のとき経路情報帯域のアドレス情報をそのまま中継して送信し、伝送路の異常を検出したとき、該異常が検出された伝送路と反対方向の経路情報帯域に、自装置（０００４等）のアドレス情報を挿入して送信する。 - 特許庁

An address prediction part 11 specifies address information of a memory at which it is predicted that write access is to occur soon determining from the situation (to be more concretely, cache line management information held by a cache line or the like) of memory access, for a memory device attached to a CPU constituting an information processor 3.例文帳に追加

アドレス予測部１１は、情報処理装置３を構成するＣＰＵ付属のメモリ装置に対し、メモリアクセスの状況（より具体的には、キャッシュラインが保持するキャッシュライン管理情報など）から判断して、近々に書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行う。 - 特許庁

The path line storage part 14 addresses each path line for storage in dependence on the position of the path line and indexes each path included in each path line depending on the position on the path line, and the path configuration part 16 specifies the address and index where the path to be read next is stored according to the path for each corresponding point.例文帳に追加

ここで、経路列記憶部１４では、各経路列の位置に応じて当該経路列が格納されるアドレスが決定されていると共に、各経路列上での位置に応じて当該経路列に含まれる各経路のインデクスが決定されており、経路構築部１６は、各対応点における経路に基づいて、次に読み出すべき経路が格納されたアドレス及びインデクスを特定する。 - 特許庁

The selected coincident line 5 is encoded to obtain an optimal memory address signal 403, a transfer address 405 is obtained to enable shortest network connection, and a data part 412 and a destination network address 411 in input transfer data 408 are synthesized to generate output transfer data 409.例文帳に追加

選択された一致線５をエンコードして最適のメモリ・アドレス信号４０３を求め、最短ネットワーク接続を可能とする転送先アドレス４０５を得、入力転送データ４０８中のデータ部４１２及び目的地ネットワーク・アドレス４１１を合成して出力転送データ４０９を生成するものである。 - 特許庁

Using the address mask information written in the congestion notice data frame, the line cards 1, 2 compare the communication port identifying address information with communication port identifying address information added to the frame, and subject the coincident frame to limitation of a sending rate, halt of sending, or change of sending priority of a frame.例文帳に追加

ラインカード１，２は輻輳通知データフレームに書かれているアドレスマスク情報を用いて、通信ポート識別アドレス情報とフレームに付加されている通信ポート識別アドレス情報とを比較して一致するフレームに対し、フレームの送出レート制限ないしは送出停止ないしは送信優先度変更を行う。 - 特許庁

A delay quantity setting means 10 sets delay quantity prescribing timing at which a data read signal for a corresponding memory cell is generated after a word line selected in correspondence to an address signal based on input of an address signal inputted from these ports or from which port an address signal is inputted.例文帳に追加

遅延量設定手段１０は、これらのポートから入力するアドレス信号、あるいはどのポートからアドレス信号が入力したかに基づいて、アドレス信号に対応して選択されるワード線が活性されてから該当するメモリセルへのデータ読出し信号を発生させるタイミングを規定する遅延量を設定する。 - 特許庁

The address conversion information is acquired in accordance with the change of the address information being the change request of the output lines of the virtual container and the exchange operation of the virtual container can be performed in real time because the virtual container is made so as to be outputted to the line of a destination based on the inputted address information.例文帳に追加

そして、そのバーチャルコンテナを入力されるアドレス情報に基づいた宛先の回線へ出力するようにしたので、バーチャルコンテナの出力回線の変更要求であるアドレス情報の変更に応じてアドレス変換情報を取得し、リアルタイムにバーチャルコンテナの交換動作を行うことができる。 - 特許庁

To provide a highly reliable image compression processor at a low cost in which a high quality image can be formed even at an edge part of high frequency and a table for managing the start address line by line is not required because the amount of code is fixed for each line.例文帳に追加

本発明は、周波数の高いエッジ部分も画質の良い画像を作成でき、かつラインごと固定された符号量であるため、ラインごとのスタートアドレスを管理するテーブルが必要なく、コストが低く、かつ信頼性の高い画像圧縮処理装置を提供することを目的とする。 - 特許庁

An internal signal is generated by a line predecoder 83 and a line decoder 91 based on a line address signal captured from the outside, and the word lines are selected based on the internal signal, and then the boosted voltage generated by the charge pump circuit 4 is applied to the word lines thus selected.例文帳に追加

行プリデコーダ８３および行デコーダ９１によって、外部から取込んだ行アドレス信号に基づいて内部信号が生成されて、内部信号に基づいてワード線が選択されて、チャージポンプ回路４で生成された昇圧電圧が選択されたワード線に印加される。 - 特許庁

When one reference bit line BLr is driven to a selection state in accordance with a reference string selection signal SELref which is the result of decoding a column address CA at data access, the potential of the selection reference bit line BLr is transferred to a reference data bus line BDref.例文帳に追加

データアクセス時において、コラムアドレスＣＡのデコード結果である参照列選択信号ＳＥＬｒｅｆに応じて１本の参照ビット線ＢＬｒが選択状態に駆動されると、選択参照ビット線ＢＬｒの電位が参照データバス線ＢＤｒｅｆへと伝達される。 - 特許庁

A main storage device is made to read a target program 3, and a cache line information generation part 5a is configured, and cache line information 6a having memory address information and symbol information in the functions of the target program 3 on a cache line is displayed as well as cache performance information 6b.例文帳に追加

ターゲットプログラム３を主記憶装置に読み込ませ、キャッシュライン情報生成部５ａが構成されるために、キャッシュ性能情報６ｂとともに、キャッシュライン上のターゲットプログラム３の関数におけるメモリアドレス情報とシンボル情報とを有するキャッシュライン情報６ａが表示される。 - 特許庁

The TFT substrate includes a parallel protection circuit 20, which is disposed outside a display region 2 and includes first protection circuits 21, 51 and second protection circuits 22, 52 connected in parallel between a short-circuit line 27 and an address line 4 or a data line 5.例文帳に追加

本実施の形態にかかるＴＦＴ基板１は、表示領域２の外側に設けられ、第１の保護回路２１、５１及び第２の保護回路２２、５２がショート配線２７と、アドレス配線４又はデータ配線５との間に並列に接続された並列保護回路２０を有するものである。 - 特許庁

The display panel is driven by firstly placing second discharge cells of respective pixel cells, belonging to display lines, in write address operation in sequence for every display display line according to pixel data in an address period of the subfield at the head of a one-field display period.例文帳に追加

すなわち、１フィールド表示期間の先頭のサブフィールドのアドレス期間において、先ず、画素データに応じて各表示ライン毎に順次その表示ラインに属する画素セル各々の第２放電セルに対して以下の如き書込アドレス動作を実行する。 - 特許庁

The imaging apparatus includes an X-Y address type CMOS image sensor 102, and an SSG 104 and a CPU 105 for performing reset and signal read in an order different from an order of the line specified by a Y address in the CMOS image sensor 102.例文帳に追加

ＸＹアドレス方式のＣＭＯＳイメージセンサ１０２と、ＣＭＯＳイメージセンサ１０２において、Ｙアドレスで指定されたラインの順序とは異なる順序でリセット、及び、信号読み出しを行うＳＳＧ１０４及びＣＰＵ１０５とを備える。 - 特許庁

The base station 121 makes a conversion to the IP address of the receiving site B131 and the IP address of a receiving telephone line in the receiving site, based on a calling signal from the sending site A111, and answers back to the sending site A111.例文帳に追加

基地局１２１では、送話側のサイトＡ１１１からの発呼信号に基づいて、受話側のサイトＢ１３１のＩＰアドレス及び受話側サイト内の受話電話回線のＩＰアドレスへの変換を行い、送話側のサイトＡ１１１へ返信する。 - 特許庁

The operation control section adds an original header 70 to a multicast IP packet 60, and adds an identifier indicating a communication system, an own IP address, and an IP address of communication destinations for sending out, when sending out an IP packet for external networks to a radio line.例文帳に追加

上記操作制御部は、外部ネットワーク向けのＩＰパケットを無線回線に送出する場合、マルチキャストＩＰパケット６０に独自ヘッダ７０を追加し、通信方式を示す識別子、自ＩＰアドレス、通信先ＩＰアドレスを付加して送出する。 - 特許庁

When data memorized in a scan conversion memory 2 is data on an odd-numbered field, a read address generation circuit 4c obtains an address in the vertical direction after enlargement based on a magnification in the vertical direction, and reads out pixel data on the nearest line thereto from the memory 2.例文帳に追加

リードアドレス発生回路４ｃは、スキャン変換メモリ２に記憶されたデータが奇数フィールドのデータの場合、垂直方向の拡大率に基づいて拡大後の垂直方向のアドレスを求め、これに最も近いラインの画素データをメモリ２から読み出す。 - 特許庁

A receiver 1 has an automatic terminal address registration mode for outputting a terminal address inquiry signal via a multiplex transmission line L, receiving terminal addresses returned from a repeater 3, a fire sensor 4 and the like, and automatically registering the terminal addresses.例文帳に追加

受信機１は、多重伝送線Ｌを通じて端末アドレス問い合わせ信号を出力し、中継器３や火災感知器４より返信される端末アドレスを受信して、各々の端末アドレスを自動登録する端末アドレス自動登録モードを有する。 - 特許庁

This redundancy word refresh counter 11 generates the address of the word line for refreshing the redundancy area 3 for each predetermined frequency of CBR refresh operation of the normal area 2 on the basis of address data generated by the normal word refresh counter 5.例文帳に追加

この冗長ワードリフレッシュカウンタ１１は、通常ワードリフレッシュカウンタ５で生成されたアドレスデータを基に、通常領域２のＣＢＲリフレッシュ動作の所定回数ごとに、冗長領域３のリフレッシュを行なうためのワード線のアドレスを生成する。 - 特許庁

In the main scanning direction, an upper limit pixel number DC is set, and the address discrimination section 9 disables an LGATE signal when a succeeding pixel address HAD reaches an upper limit pixel number or over to stop an image output by one line.例文帳に追加

主走査方向に対しては、上限画素数ＤＣを設定し、アドレス判定部９で次の画素アドレスＨＤＡが上限画素数以上になった時点で、ＬＧＡＴＥ信号をディセーブルして１ライン分の画像出力を停止させる。 - 特許庁

An L-DMA controller 413 in the DECU 41 sets each individual forwarding address at the DMA forwarding destination address and DMA transfers the developed recording data stored in the line buffer 281, word by word, to the local memory 29.例文帳に追加

そして、ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する。 - 特許庁

Upon the receipt of the transmission frame from a line receiver circuit 5, a reception control circuit 6 disposes of this transmission frame when a destination address is dissident with its own address or the FCS error frame disposal control flag is set to the disposal request.例文帳に追加

受信制御回路６は、ラインレシーバ回路５から伝送フレームを受信すると、宛先アドレスが自アドレスに一致しない場合、または、ＦＣＳエラーフレーム廃棄制御フラグが廃棄要求にセットされている場合には、該伝送フレームを廃棄する。 - 特許庁

When a transmitting terminal 101 is connected to a receiving terminal 102 through an ISDN line, the transmitting terminal 101 sets a calling number in a calling address 103 and a caller name in a calling sub address 104 and makes a call to the receiving terminal 102.例文帳に追加

発信端末１０１と、着信端末１０２と、がＩＳＤＮ回線により接続される場合、発信端末１０１は発アドレス１０３に発番号を、発サブアドレス１０４に発信者名を設定し、着信端末１０２に発呼する。 - 特許庁

A service company 1 receives address, name, age, date of birth, cellular phone/PHS for informing, telephone number of a company in which the customer works, telephone number of his/her parents' house, and address at which a communication terminal unit to be connected with ISDN line is installed from the customer 2 (A).例文帳に追加

サービス事業者１は、住所、氏名、年齢、生年月日、連絡先の携帯電話・ＰＨＳ、勤務先の電話番号、実家の電話番号、ＩＳＤＮ回線に接続する通信端末を取り付けたい住所等を顧客２から聞き取る（Ａ）。 - 特許庁

An address setting device 15 is connected to the transmission line to which transmission devices 11 to 14 are connected and addresses are set by packet information communication for setting, acquisition request, notification, confirmation, selection and change between this address setting device and respective transmission devices.例文帳に追加

伝送装置１１〜１４が接続される伝送路にアドレス設定装置１５を接続し、このアドレス設定装置と各伝送装置との間でアドレスの設定、取得要求、通知、確認、選択、変更のパケット情報通信することでアドレス設定する。 - 特許庁

Only the super-set directory hosts the system cache data so as to back up the latest pieces of the data accessed by the processor, and the sub-set directory maintains only the removed line and the address including the address of the processor using the data.例文帳に追加

スーパーセット・ディレクトリのみが、プロセッサによってアクセスされたデータの最新の断片をバックアップするようにシステム・キャッシュ・データをホストし、サブセット・ディレクトリは、削除されたラインと、そのデータを使用しているプロセッサのアドレスを含むアドレスのみを維持する。 - 特許庁

The electronic mail address of an informing address which is to be informed of the receiving result is stored in connection with a calling number obtained from a caller telephone number informing service of an analog public circuit network or a calling number obtained in the case of call incoming of a digital line network.例文帳に追加

受信結果を通知する通知先の電子メールアドレスを、アナログ公衆回線網の発信者電話番号通知サービスから得た発番号、またはデジタル回線網の着呼時に得られる発番号に関連づけて保存するように構成する。 - 特許庁

An L-DMA controller 413 in a DECU 41 sets each individual forwarding destination address at the DMA forwarding destination address and DMA transfers the developed recording data stored in the line buffer 281, word by word, to the local memory 29.例文帳に追加

ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する。 - 特許庁

In the memory of the data processor 31, the binary information is successively stored in an address A=w×y+x+F (w is the number of cells per line of a data region, and F is an offset address) corresponding to coordinates (x, y) of the data region.例文帳に追加

データ処理装置３１のメモリにおいて、データ領域の座標（ｘ，ｙ）に対応したアドレスＡ＝ｗ×ｙ＋ｘ＋Ｆ（但し、ｗはデータ領域の１行当たりのセル数、Ｆはオフセットアドレス）に、順次、その２値化情報が記憶される。 - 特許庁

A multi-address communication station 102 for sending multi-address communication data of audio or the like sends the data through a down high-speed line by a DS-CDMA scheme, for example, based upon a request from any one of 1st-4th mobile terminals 105_1-105_4.例文帳に追加

画像、音声等の同報通信データを送出する同報通信局１０２は、第１〜第４の移動体端末１０５_１〜１０５_４のいずれかの要求に基づいて下り高速回線でたとえばＤＳ−ＣＤＭＡ方式でこれらを送出する。 - 特許庁

It is possible to control from outside a shift registor 56 which outputs a delay control signal for a delay line, by a phase comparator 194 and an address buffer 192 for a test mode which takes in an external address as a control signal, in a test mode.例文帳に追加

テストモードにおいて、外部アドレスを制御信号として取り込むテストモード用アドレスバッファ１９２、位相比較器１９４によって、遅延ラインの遅延量制御制御信号を出力するシフトレジスタ５６を外部から制御可能とする。 - 特許庁

A shifter circuit 10B saves a defective spare memory cell by controlling a connection relation among a bit line BLN, a spare bit line BLSO and a bit line BLQ according to control signals SB0 to SB3 generated from a low order address FB<1:0> for specifying a bit line BLN1 including a defective spare memory cell SMCB and a spare column enable signal FBE.例文帳に追加

シフタ回路１０Ｂは、不良スペアメモリセルＳＭＣＢを含むビット線ＢＬＮ１を特定する下位アドレスＦＢ＜１：０＞とスペアカラムイネーブル信号ＦＢＥとから生成された制御信号ＳＢ０〜ＳＢ３に応じてビット線ＢＬＮおよびスペアビット線ＢＬＳ０とビット線ＢＬＱとの接続関係を制御することによって、不良スペアメモリセルの救済を行なう。 - 特許庁

And the core side decoder driver and the reference side decoder driver drive a core side word line and a reference side word line to power source voltage at the first time after variation of input address, further, they drive a core side word line and a reference side word line to a boosted voltage level being higher than power source voltage at the second time the prescribed time after the first time.例文帳に追加

そして，コア側デコーダ・ドライバとレファレンス側デコーダ・ドライバが，入力アドレスの変化後の第１の時間に，コア側ワード線とレファレンス側ワード線とを電源電圧まで駆動し，更に，第１の時間後所定時間後の第２の時間に，コア側ワード線とレファレンス側ワード線とを電源電圧より高い昇圧レベルまで駆動する。 - 特許庁

Audio information of a call between an outside line telephone set and an inside line telephone set 5 is transmitted from the audio information transmitter 9 to the call recording and managing server 19 but an original address is added thereto in the first router 13.例文帳に追加

外線電話機と内線電話機５によって通話された音声情報は、音声情報送信装置９から通話記録管理サーバー１９に送信されるが、第１のルーター１３において固有のアドレスが付加される。 - 特許庁

When the column-address signal CA_0 of the lowest-order bit is determined, the nonselected bit line BL_s+1 is separated from a sensing amplifier 14, and sensing motion of the sensing amplifier 14 is conducted toward the selected bit line BL_s.例文帳に追加

そして、最下位ビットのカラムアドレス信号ＣＡ_0が確定した時点で、選択されなかったビット線ＢＬ_Ｓ＋１をセンスアンプ１４から切り離して、選択されたビット線ＢＬ_Ｓに対して、センスアンプ１４のセンス動作を行うようにした。 - 特許庁