「Binary Variable」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

MODULAR BINARY MULTIPLIER FOR SIGNED AND UNSIGNED OPERANDS OF VARIABLE WIDTH例文帳に追加

可変幅の符号付きおよび符号なしオペランドのためのモジュラ２進乗算器 - 特許庁

The shared object 6 is composed of a multiple-writable and multiple-readable binary variable 7 and a single-writable and multiple-readable binary variable array 8.例文帳に追加

共有オブジェクト６は多重書き込み多重読み出し可能な２値変数７と単一書き込み多重読み出し可能な２値変数配列８から成っている。 - 特許庁

All the processors can equally write the binary variable 7 but the binary variable array 8 is limited in write areas for respective processors.例文帳に追加

２値変数７はすべてのプロセッサが公平に書き込みを行うことができるが、２値変数配列８には各プロセッサそれぞれが書き込み領域に制限が与えられている。 - 特許庁

Thus, it is possible to obtain a binary variable f(x, y) of the brightness of each cell in an output image.例文帳に追加

これにより、出力画像における各セル毎の明るさの２値化変数ｆ（ｘ，ｙ）を得る。 - 特許庁

A binary data type indicative of whether there is an event or not is defined, and an event variable is defined in the data type.例文帳に追加

イベントの有無を表す２値のデータ型を定義し、イベント変数をこのデータ型に定義する。 - 特許庁

To provide an image transforming device, which can transform binary information into multilevel image information having the original variable density information with accuracy by multilevel processing the binary information.例文帳に追加

二値情報を多値化処理して元の濃淡情報を持った多値画像情報に精度よく変換することができる画像変換装置を提供すること - 特許庁

A variable compressor 4 compresses the binary image by the MH or the MMR or the like and stores the compressed image to a buffer 5.例文帳に追加

可変長圧縮器４ではＭＨ、ＭＭＲなどで二値画像を圧縮し、バッファ５に保存する。 - 特許庁

Match determination is performed, on the basis of two-dimensional arrangement data using each coinciding rate of the binary as variable.例文帳に追加

また、２値それぞれの一致率を変数とする２次元配列データに基づいてマッチ判定を行う。 - 特許庁

For example, the processor 21 can perform write 4 to y[2][1]9 and y[2][2]10 of the binary variable array 8.例文帳に追加

例えば、プロセッサ２１は２値変数配列８のy[2][1]９とy[2][2]１０に書き込み４を行うことができる。 - 特許庁

The coded patterns are as follows: circle, linear, matrix, variable bit length matrix, multi level matrix, black and white (binary) and gray scale pattern.例文帳に追加

コード化されるパターンには、円形、リニア、マトリクス、可変ビット長マトリクス、多層マトリクス、白黒（バイナリ）、およびグレースケールパターンがある。 - 特許庁

For the implementation we use two binary semaphores and an ordinary shared integer variable which acts as the counting semaphore. 例文帳に追加

実装に際しては、２個の２進セマフォと、計数セマフォとして動作する１個の通常の共用整数変数とを使う。 - コンピューター用語辞典

A binary decoding part 514 sequentially reads the two variable length values stored in the binary storage buffer 513, decodes them, and supplies them to the encoding/decoding selection part 511 as the two values by each syntax.例文帳に追加

二値解読部514は、その二値格納バッファ513に格納された可変長二値を順次読み出して解読し、シンタックス毎の二値として、符号化・復号選択部511に供給する。 - 特許庁

The variable delay amount data generation part 14 determines a delay time of the variable delay circuit 11b by binary search based on determination results from the determination part 12 for adjustment.例文帳に追加

可変遅延量データ発生部１４は、調整用判定部１２の判定結果に基づいて、可変遅延回路１１ｂの遅延時間を二分探索により決定する。 - 特許庁

In a weak light mode, a variable attenuator 103 is set to the variable attenuation amount AT and the binary attenuator 200 of the receiver 20 is set to the fixed attenuation amount AT_FIX.例文帳に追加

微弱光モードにおいて、可変減衰器１０３は可変減衰量ＡＴに設定され、受信器２０の２値減衰器２００は固定減衰量ＡＴ_FIXに設定される。 - 特許庁

To speedily perform BDD (binary decision graph) simplification by the change of variable orders of the BDD and to unnecessitate scheduling.例文帳に追加

ＢＤＤの変数順の変更によるＢＤＤの簡単化をより高速に行うとともに、スケジューリングを不要とすること。 - 特許庁

In the case of performing area division by allocating a binary label to each pixel of image data, a binary variable corresponding to the label is used to set high order energy being a fourth-order or more polynomial expression.例文帳に追加

画像データの各画素に２値のラベルを割り当てることにより領域分割する場合、ラベルに対応する２値変数を用いて４次以上の多項式である高階エネルギーを設定する。 - 特許庁

To provide an image compressor that can efficiently compress a binary image compressing the binary image in a way of fixed length multi-value image compression with a prescribed code length and variable length binary image compression, comparing code lengths of the image after both compression methods and selecting either of the compressed codes which is shorter in the code length.例文帳に追加

二値画像を圧縮する際、所定の符号長に圧縮する固定長多値画像圧縮と可変長二値画像圧縮とを行い、両圧縮による圧縮後の符号長を比較して符号長の短い方の符号を選択することで、画像を効率的に圧縮する。 - 特許庁

To make variable a cluster size of recording dots and to obtain high-quality binary image output over all a bright part, a dark part and an intermediate part.例文帳に追加

記録ドットのクラスターサイズを可変ならしめ、かつ、明部、暗部および中間部の全域に対して高画質な２値の画像出力を得る。 - 特許庁

The matrix of the binary information is once stored in a data storage part 5, and an influence degree to the criterion variable is calculated by an analysis part 6.例文帳に追加

２値情報のマトリクスは一旦データ格納部５に格納され、解析部６によって目的変数に対する影響度が算出される。 - 特許庁

METHOD FOR OPTIMIZING BINARY CODE OF LANGUAGE HAVING ACCESS TO VARIABLE OF ZONE DECIMAL NUMBER FORM, DEVICE FOR OPTIMIZING THE SAME AND COMPUTER PROGRAM例文帳に追加

ゾーン１０進数形式の変数へのアクセスを有する言語のバイナリコードを最適化する方法、並びにその最適化装置及びコンピュータ・プログラム - 特許庁

To solve the problem in which an optimization technique for directly executing optimization to a binary code of a language having access to a variable of a zone decimal form, and applicable to a binary code having an instruction which can be an adverse effect is demanded.例文帳に追加

ゾーン１０進数形式の変数へのアクセスを有する言語のバイナリコードに対して直接的に最適化を実行することができ、且つ、副作用となり得る命令があるバイナリコードに対して適用可能な最適化技法が求められている。 - 特許庁

The signal generation section 20 includes: a switch circuit 22 controlled to be turned on or off by a binary signal; a constant current source 24 for generating a constant current; and a variable current source 26 for generating a variable current.例文帳に追加

この信号生成部２０は、２値信号によってオン状態またはオフ状態に制御されるスイッチ回路２２と、定電流を発生する定電流源２４と、可変電流を発生する可変電流源２６とを含んでいる。 - 特許庁

To provide a binary refrigerating cycle device capable of making a suction volume variable, and improving operational efficiency by increasing difference in loads between a cooling operation and a heating operation.例文帳に追加

吸込容積を可変とし、冷房運転時と暖房運転時との負荷の差を広げることで、運転効率向上が可能な２元冷凍サイクル装置を提供すること。 - 特許庁

Furthermore, match determination is performed, according to positional relationship on a two-dimensional plane of a threshold function using each matching rate for the binary as the variable with the calculated matching rate.例文帳に追加

また、２値それぞれの一致率を変数とするしきい値関数と上記算出された一致率との２次元平面上の位置関係によってマッチ判定を行う。 - 特許庁

A nonvolatile memory NM stores a boot firmware environment variable NM21 including first variable information including device setting information on boot target candidates, second variable information including index information specifying a boot target device according to the device setting information, and third variable information set with a binary value indicating whether multiplexing is effective or not.例文帳に追加

不揮発性メモリＮＭには、ブート対象候補の装置設定情報を含む第１変数情報、該装置設定情報に基づきブート対象装置を指定するインデックス情報を含む第２変数情報、多重化が有効か否かの２値が設定される第３変数情報とを含むブートファームウエア環境変数ＮＭ２１が格納される。 - 特許庁

An image processor 50 executes a binarization treatment to the image, a labeling processing operation is executed to a binary image, and a prescribed feature variable is found for respective labeled regions.例文帳に追加

画像処理装置５０は、その画像に二値化処理を施し、二値画像にラベル付けの処理を施した後、ラベル付けられた各領域についての所定の特徴量を求める。 - 特許庁

When the yield that is the criterion variable is reduced as compared to a predetermined reference value, the history information of the process information collection part 3 is converted into a matrix of binary information by a cross totaling part 4.例文帳に追加

目的変数である歩留まりが、予め定められた基準値よりも低下した場合、クロス集計部４によって、工程情報収集部３の履歴情報が２値情報のマトリクスに変換される。 - 特許庁

Then, the first binary word is transformed into a second binary word approximately showing a value of an exponential function in which the first value is a variable by using the preceding bit group BGV as exponential information (S) of the exponential function and also by using the subordinate bit group BGL as mantissa information [{1+(M/2L)}] of the exponential function.例文帳に追加

次に、上位ビット・グループＢＧ_Uを指数関数の指数情報（Ｓ）として使用し、かつ下位ビット・グループＢＧ_Lを指数関数の仮数情報（｛１＋（Ｍ／２^L）｝）として使用することにより、第１二進ワードを、第１の値を変数とする指数関数値を近似的に表す第２の二進ワードに変換する。 - 特許庁

A means of calculating the refund by multiplying a cycle bonus count on purchase points corresponding to at least a cumulative commodity purchase quantity in accordance with distributor information introduced by a group leader is provided in the variable binary device.例文帳に追加

可変バイナリ装置に、グループリーダが紹介したディストリビュータ情報に応じて、少なくとも累積商品購入個数に応じた購入ポイントにサイクルボーナスカウントを乗じ還元金を演算させる手段を設ける。 - 特許庁

A frequency/converter 5 outputs a binary up/down signal 5A at the voltage level, and exerts up/down controls of the an output variable oscillator 2 to stabilize the DC output 23A near the reference voltage 24A.例文帳に追加

周波数／電圧変換器５は、２値の電圧レベルのアップ／ダウン信号５Ａを出力して、出力可変発振器２をアップ／ダウン制御して、直流出力２３Ａが基準電圧２４Ａ近辺で安定化される。 - 特許庁

A means of calculating the refund by multiplying a fluctuation value corresponding to purchase points corresponding to at least a cumulative commodity purchase quantity in accordance with distributor information introduced by a group leader is provided in the variable binary input/output unit.例文帳に追加

可変バイナリ入出力装置に、グループリーダが紹介したディストリビュータ情報に応じて、少なくとも累積商品購入個数に応じた購入ポイントに応じた変動値を乗じ還元金を演算する手段を設ける。 - 特許庁

A coder converts the binary data into a biphase signal, which is fed to an amplifier via a variable resistor 3, where the signal is superimposed on a loudspeaking sound signal generated from a loudspeaking sound source and a speaker sounds the resulting signal externally.例文帳に追加

このバイナリーデータは符号化装置でバイフェーズ信号に変換され、これが可変抵抗３を介してアンプに入力されて、拡声音源から発生される拡声音声信号に重畳されて、スピーカーから外界へ出力される。 - 特許庁

To increase the speed without using laser light which increases the equipment cost, to increase the degrees of freedom of design of an optical modulation part, and to realize variable contrast control for every picture element even in the case that each optical modulation part is in the binary mode.例文帳に追加

装置コストの増大するレーザ光を用いることなく高速化を可能に、且つ光変調部の設計自由度を向上させると共に、各光変調部が２値モードであっても一画素単位での多階調制御を可能にする。 - 特許庁

At this time, even in the case that the level of the light receiving signal is changed, it is possible to make the binary circuit so as not to perform the binarization to the signal component having the possibility of being buried in the noise component surely by making the hysteresis width variable according to the envelope width of the light receiving signal.例文帳に追加

このとき、受光信号のエンベロープ幅に応じてヒステリシス幅を可変することで、受光信号のレベルが変化した場合にも確実にノイズ成分に埋もれている可能性のある信号成分を２値化しないようにできる。 - 特許庁

A means of calculating the refund by multiplying a fluctuation value corresponding to purchase points corresponding to at least a cumulative commodity purchase quantity in accordance with distributor information introduced by a group leader and carrying over the purchase points to the next month is provided in the variable binary device.例文帳に追加

可変バイナリ装置に、グループリーダが紹介したディストリビュータ情報に応じて、少なくとも累積商品購入個数に応じた購入ポイントに応じた変動値を乗じ還元金を演算し、翌月に購買ポイントを継続させる手段を設ける。 - 特許庁

To reduce the processing time of assignment operation processing by unnecessitating to repeatedly performing plural processing such as to check a variable value and to trace the address of a selection destination of a '0' or '1' branch when a logical function is expressed by a BDD(binary decision graph) and a assignment operation is performed.例文帳に追加

論理関数をＢＤＤ（二分決定グラフ）で表現して代入演算を行う際に、変数の値をチェックして０枝または１枝の選択先の番地をたどるという複数の処理を繰り返し行うことを不要とし、代入演算処理の処理時間を短縮する。 - 特許庁

The method for constituting a pass transistor logic circuit includes a step for logic composition using CMOS logic composing algorithm, a step for generating binary decision trees each having a variable order from the result of the logic composition in accordance with specified constraints, and a step for obtaining a plurality of pass transistor logic circuits each including ≥1 pass transistor by mapping the binary decision trees.例文帳に追加

本発明による方法は、パストランジスタ論理回路を構成する方法であって、ＣＭＯＳ論理合成アルゴリズムを利用して論理合成を行うステップと、所定の制約条件に応じて、前記論理合成の結果からそれぞれ変数順序を有する複数の二分決定木を生成するステップと、前記複数の二分決定木をマッピングすることにより、それぞれ１以上のパストランジスタを含む複数のパストランジスタ論理回路を得るステップとを包含する。 - 特許庁

To provide a constant amplitude binary quadrature modulation and demodulation apparatus with which power consumption of a system is small, an inexpensive power amplifier can be produced, resistance to interference is secured, data can be transmitted in a bulk transmission rate or a variable transmission rate, and an error can be corrected by using a parity bit in modulation.例文帳に追加

システムの消費電力が低く、安価な電力増幅器を製造することが可能で、干渉に対する耐性を確保し、大容量の伝送レートや可変伝送レートでデータを伝送することが可能で、変調時にパリティビットを用いてエラーを訂正できる定振幅２進直交変調及び復調装置を提供する。 - 特許庁

A converter 12 generates a characteristics function which is a logic function that makes a set of a time and a value at the time to be a variable based on a data set row having a set of the time and the value obtained by sampling a signal waveform of an input signal, and converts it into a second function which is an expression in a binary decision diagram.例文帳に追加

変換部１２は、入力信号の信号波形をサンプリングして得られる時刻と値との組を有するデータ組列に基づいて、時刻と当該時刻での値との組を変数とする論理関数である特性関数を生成して二分決定図での表現である第二関数に変換する。 - 特許庁

The positional data of a work received from an image processor a through a serial communication line 11 being a general interface such as RS232C are converted from ASCII codes which are the data format of the image processor 2 into binary codes to be handled by a robot controller 2 and stored in the variable area A of a RAM 10.例文帳に追加

画像処理装置２からＲＳ２３２Ｃなどの汎用インターフェースであるシリアル通信回路１１を介して受信したワークの位置データは、画像処理装置２のデータ形式であるアスキーコードからロボット制御装置２が扱う２進符号に変換されてＲＡＭ１０の変数エリアＡに格納される。 - 特許庁

The image processing apparatus attains proper sharpness adjustment depending on variations in the combination by setting an MTF filter coefficient to a character image for varying edge emphasis to an MTF filter processing 202 and setting a threshold value selected by a user operation among variable threshold values for binary (gradation processing) processing without losing the resolution to an error spread processing 204.例文帳に追加

文字画像の場合、ＭＴＦフィルタ処理２０２にエッジ強調度を可変するＭＴＦフィルタ係数、又誤差拡散処理２０４に解像度を損なうことのない２値化（階調処理）処理用の可変閾値からユーザー操作により選択された値を設定し、組み合わせのバリエーションによって適正なシャープネス調整を可能とする。 - 特許庁

A variable analog-to-digital converting apparatus 1 for the image sensor comprises at least one first N-bit nonlinear coarse converter 21 which receives a pixel voltage signal (Vpix), so that the apparatus feeds a binary word of N+M bits continuously relating to a voltage of a pixel, and at least one second M-bit linear fine converter 22 which is connected to the first converter 21.例文帳に追加

画像センサ用の可変アナログ・デジタル変換装置１は、装置がピクセルの電圧連続的に関係するＮ＋Ｍビットのバイナリ・ワードを供給するために、ピクセル電圧信号（Ｖｐｉｘ）を受け取る少なくとも１つの第１のＮビット非線形粗変換器２１と、第１の変換器２１に接続された少なくとも１つの第２のＭビット線形密Ｍビット変換器２２とを備える。 - 特許庁

An IP address where the number of valid bids is variable and a flag column for identifying whether each bit is valid or invalid corresponding to each bit of the IP address are stored, and longest matching retrieval is executed by a binary search method by using retrieval key data for retrieving the longest matched IP address from the stored IP addresses and the pattern of a retrieval mask key global mask indicating a valid bit area.例文帳に追加

有効ビット数が可変なＩＰアドレスとともに、そのＩＰアドレスの各ビットに対応して各ビットが有効なビットであるか無効なビットであるかを識別するフラグ列を記憶しておき、検索にあたっては、記憶されているＩＰアドレスの中から最長に一致するＩＰアドレスを検索するための検索キーデータと有効ビット領域を表わす検索マスクキーグローバルマスクのパターンとを用いて二分検索法により検索を行なう。 - 特許庁

A threshold element circuit is applied to the reconstructable integrated circuit, makes configuration data constituting logical function multivalued multibit representation of a binary variable, reduces the number of threshold elements by using differential operation about an input state, and has, that is, a terminal connected to an electric potential whose value is fixed during performing function in an input terminal of a threshold element circuit of a second stage.例文帳に追加

再構成可能集積回路に適用されるしきい素子回路について、論理関数機能を構成する構成データを２値変数の多ビット表現によって多値化し、また、入力状態に関する差分演算機能を用いることによって、しきい素子数を低減する回路であり、つまり、２段目のしきい素子回路の入力端子に、関数機能を実行する期間中に値が固定されている電位に接続される端子を有する回路である。 - 特許庁