「Bit type」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

NEW TYPE BLADDER CONTROL UNDERPANTS AND PAD FOR BIT OF URINE LEAKAGE例文帳に追加

新形式の小洩れ日のパンツとパッド - 特許庁

FRACTURE TYPE WASHER AND EARTH BORING BIT例文帳に追加

破断型ワッシャー及びアースボーリングビット - 特許庁

A change type bit is made of magnet to be changed according to a screw type.例文帳に追加

交換式ビットがネジ型によって変えられるように磁石になっている。 - 特許庁

First, a bit-map size is designated, and the bit pattern of an external type face desired to be arranged is set on the bit-map (S201 to S203).例文帳に追加

まず、ピットマップサイズを指定し、配置したい外部字形のビットパターンを当該ビットマップ上に設定する（Ｓ２０１〜Ｓ２０３）。 - 特許庁

This bit is set when the type can be used as the base type of another type.例文帳に追加

型を別の型の基底タイプとして使える場合にセットされるビットです。 - Python

Further, when the target bit rate is low and the bit rate cannot be decreased depending on a picture type, the target code amount ratio by each picture type is revised to make the target bit rate of whole the bit stream constant.例文帳に追加

また、目標ビットレートが低く、ピクチャタイプによってはビットレートが下げられない場合には、ピクチャタイプごとの目標符号量比率を変更し、ビットストリーム全体の目標ビットレートを一定に保つ。 - 特許庁

Some bit in the flags argument is inappropriate for the socket type. 例文帳に追加

引き数flagsのいくつかのビットが、そのソケット種別では不適切なものである。 - JM

The fields of this type should be able to handle 8 bit characters. 例文帳に追加

この型のフィールドは 8 ビット文字を扱うことができます。 - PEAR

METHOD AND CIRCUIT FOR READING TWO BIT TYPE MEMORY CELL, AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加

２ビット型メモリセルの読み出し方法及び回路と半導体記憶装置 - 特許庁

NON CORE TYPE BIT, NON CORE DRILL DEVICE, AND ITS TIP COOLING METHOD例文帳に追加

ノンコアタイプビット、ノンコアドリル装置およびそのチップ冷却方法 - 特許庁

NAND-TYPE NONVOLATILE MEMORY DEVICE HAVING COMMON BIT LINE例文帳に追加

共通ビットラインを有するＮＡＮＤ構造の不揮発性メモリ素子 - 特許庁

A drain of the A port access transistor 4a is connected to any bit line of a bit line open type sense amplifier circuit 32, and a drain of the B port access transistor 4b is connected to any bit line out of the pair of bit line of the bit line folding type sense amplifier circuit 33.例文帳に追加

Ａポートアクセストランジスタ４ａのドレインはビット線開放型センスアンプ回路３２のいずれかのビット線に、Ｂポートアクセストランジスタ４ｂのドレインはビット線折り返し型センスアンプ回路３３のビット線対のうちのいずれかのビット線にそれぞれ接続する。 - 特許庁

When the bit line precharge operation is terminated, a bit line equalizing control signal BLEQ is set to an H level, a bit line precharge control signal BLPR is set to an L level, and the P-type bit line precharge transistor P3 and the N-type bit line equalizing transistors N7, N8 are all turned off.例文帳に追加

ビット線プリチャージ動作の終了時には、ビット線イコライズ制御信号ＢＬＥＱをＨレベルに、ビット線プリチャージ制御信号ＢＬＰＲをＬレベルにして、Ｐ型ビット線プリチャージトランジスタＰ３及びＮ型ビット線イコライズトランジスタＮ７、Ｎ８を全てオフする。 - 特許庁

In a bit line precharge/equalizing circuit, a bit line precharge transistor P3 and bit line equalizing transistors N7, N8 are configured with complementary transistors of a P-type and an N-type.例文帳に追加

ビット線プリチャージ・イコライズ回路において、ビット線プリチャージトランジスタＰ３と、ビット線イコライズトランジスタＮ７及びＮ８とを、Ｐ型及びＮ型の相補なトランジスタで構成する。 - 特許庁

The adjustment bit setting part 66 sets the value of an adjustment bit included in communication type data of a transmission data packet according to the value of two-bit data, which are extracted by the final bit extracting part 64 and changes it so that the value of the final bit in error detecting data is '10'.例文帳に追加

調整ビット設定部６６は、最終ビット抽出部６４によって抽出された２ビットデータの値に応じて、送信データパケットの通信タイプデータに含まれる調整ビットの値を設定し、エラー検出用データの最終ビットの値が“１０”となるように変更する。 - 特許庁

The bit line backing region S1 comprises bit line contact regions 9a including a part of the bit line diffusion layers 2 and having contacts 6, and a bit line contact isolation region 9b of the same conductive type as the substrate 1 interposed between the bit line contact regions 9a.例文帳に追加

ビット線裏打ち領域Ｓ１は、ビット線拡散層２の一部を含みコンタクト６を設けるビット線コンタクト領域９ａと、ビット線コンタクト領域９ａに挟まれ基板１と同一導電型のビット線コンタクト分離領域９ｂとを備える。 - 特許庁

To provide double-pipe type excavating equipment which prevents a ring bit from being accidentally disconnected from an inner bit, even if a percussion force does not act, and which enables the inner bit to be surely disconnected from the ring bit, when the inner bit is recovered.例文帳に追加

打撃力が作用しない時でも、不用意にリングビットがインナービットから外れることがなく、また、インナービットを回収する時は、インナービットをリングビットから確実に外すことができる二重管式掘削装置を提供することを目的とする。 - 特許庁

To provide double-pipe type excavating equipment which prevents a ring bit from being accidentally disconnected from an inner bit, even if an excavating force does not act, and which enables the inner bit to be surely disconnected from the ring bit, when the inner bit is recovered.例文帳に追加

掘削力が作用しない時でも、不用意にリングビットがインナービットから外れることがなく、また、インナービットを回収する時は、インナービットをリングビットから確実に外すことができる二重管式掘削装置を提供することを目的とする。 - 特許庁

The upper limit of a peak bit rate and/or the upper limit of an average bit rate is determined based on a multimedia program type.例文帳に追加

マルチメディア番組タイプに基づいて、ピーク・ビット・レートの上限及び／又は平均ビット・レートの上限を決定する。 - 特許庁

To effectively reduce an interference noise generated between adjacent bit lines in one cross (open bit line type) dynamic RAM.例文帳に追加

１交点方式（オープンビット線型）のダイナミック型ＲＡＭにおいて、隣接するビット線間に生じる干渉ノイズを有効に減少させる。 - 特許庁

Folded type pairs of bit lines formed by bit lines BL, /BL are arranged corresponding to each column of a MTJ memory cell.例文帳に追加

ＭＴＪメモリセルの各列に対応して、ビット線ＢＬ，／ＢＬによって形成される折返し型のビット線対が配置される。 - 特許庁

Moreover, the n-type impurity region 21 is divided for each bit line group 13 formed of the predetermined number of bit lines 9.例文帳に追加

また、ｎ型不純物領域２１は、所定数のビット線９からなるビット線群１３毎に分割されている。 - 特許庁

A pair of complementary bit lines are constituted of bit lines (BL0, NBL0) to (BLn, NBLn) of the same row at the sub-arrays 8, 8 disposed at the left and right sides of the sequence 7 to become an open bit line type.例文帳に追加

センスアンプ列７の左方及び右方に位置するサブアレイ８、８において、同一行のビット線同士（ＢＬ０、ＮＢＬ０）〜（ＢＬｎ、ＮＢＬｎ）により相補のビット線対が構成されていて、オープンビット線型となっている。 - 特許庁

To improve the pattern accuracy of a bit line and wiring having different film thickness, to make shallow a through-hole which is to be formed between bit lines through self-alignment, and to reduce the resistance of the bit line and wiring, concerning a semiconductor device provided with a COB type DRAM.例文帳に追加

ＣＯＢ型ＤＲＡＭを備えた半導体装置に関し、膜厚の異なるビット線と配線のパターン精度を高くし、セルフアラインでビット線間に形成されるスルーホールを浅くし、ビット線と配線を低抵抗化すること。 - 特許庁

To provide a portable small type router provided with a bit taking out operation mechanism capable of taking out a bit from a bit securing section with ease by operating the router from the outside.例文帳に追加

外部操作によりビットをビット装着部から簡単に取り外すことのできるビット取り出し操作機構を備えた携帯用小型ルータの提供を目的とする。 - 特許庁

A pair of complementary bit lines is composed of bit lines (BL0, NBL0) to (BLn, NBLn) in the same row at the sub-arrays 8, 8 positioned at the left and right sides of the row of sense amplifiers 7 to become an open bit line type.例文帳に追加

センスアンプ列７の左方及び右方に位置するサブアレイ８、８において、同一行のビット線同士（ＢＬ０、ＮＢＬ０）〜（ＢＬｎ、ＮＢＬｎ）により相補のビット線対が構成されていて、オープンビット線型となっている。 - 特許庁

In the sub-arrays 8, 8 located on the left and right sides of the sense amplifier column 7, pairs of complementary bit lines are formed by bit lines on the same array, (BL0, NBL0) to (BLn, NBLn) to become an open bit line type.例文帳に追加

センスアンプ列７の左方及び右方に位置するサブアレイ８、８において、同一行のビット線同士（ＢＬ０、ＮＢＬ０）〜（ＢＬｎ、ＮＢＬｎ）により相補のビット線対が構成されていて、オープンビット線型となっている。 - 特許庁

To prevent matching displacement of a bit line contact isolation region from a bit line diffusion layer in a bit line backing region of a virtual ground type memory cell array.例文帳に追加

仮想接地式メモリセルアレイのビット線裏打ち領域において、ビット線コンタクト分離領域とビット線拡散層との合わせズレを防ぐ。 - 特許庁

Class A This address type is indicated by the value 0 in the most significant bit of the (network byte ordered) address. 例文帳に追加

Class A(ネットワークバイトオーダの) アドレスの最上位ビットが 0 の場合、このアドレス種別となる。 - JM

This bit is set when the type object itself is allocated on the heap.例文帳に追加

型オブジェクト自体がヒープにメモリ確保される場合にセットされるビットです。 - Python

DUPLICATION OF BIT TYPE HOLOGRAM STORAGE, AND METHOD AND SYSTEM FOR FORMAT例文帳に追加

ビット形式ホログラム記憶の複製及びフォーマットの方法並びにシステム - 特許庁

REDUNDANT MEMORY CELL FOR DYNAMIC RANDOM ACCESS MEMORY HAVING TWIST TYPE BIT LINE ARCHITECTURE例文帳に追加

ツイスト型ビット線アーキテクチャを有するダイナミックランダムアクセスメモリ用冗長メモリセル - 特許庁

SCREW HAVING SCREW HEAD WITH NEW TYPE GROOVE SHAPE AND SPECIAL DRIVER BIT FOR THE SCREW例文帳に追加

新型溝形状のビスヘッドを有するビスとその専用ドライバービット - 特許庁

IMAGE ENCODING METHOD USING EMBEDDING TYPE ZERO TREE PATTERN AND BIT PLANE例文帳に追加

埋込み型ゼロトリーパターン及びビットプレーンを使用する画像符号化方法 - 特許庁

To reduce power consumption of a VGA-type semiconductor memory when a bit line is discharged.例文帳に追加

ＶＧＡ型半導体記憶装置のビット線ディスチャージ時の消費電力を低減する。 - 特許庁

To dissolve come-out in a bit straight advancing type air impact driver.例文帳に追加

ビット直進式のエアインパクトドライバにおいて、カムアウトを解消する。 - 特許庁

CONSOLIDATION BIT FOR IMPACT TYPE EXCAVATING METHOD, AND BURYING METHOD FOR UNDERGROUND BURIED OBJECT USING THE SAME例文帳に追加

打撃式掘削工法用圧密ビット及びそれを用いた地中埋設物の埋設工法 - 特許庁

A magnetic tunneling junction type magnetic random access memory cell is comprised of bit lines 20 so as to constitute a composite structure comprising a soft adjacent magnetic layer 24.例文帳に追加

隣接軟磁性層２４を含む複合構造を有するようにビット線２０を構成する。 - 特許庁

Therefore, it is possible for the bit serial type SIMD machine 1 to quickly perform an arithmetic operation.例文帳に追加

したがって、ビットシリアル型ＳＩＭＤマシン１は、高速に演算を行なうことが可能となる。 - 特許庁

To provide a NAND-type nonvolatile memory device having a common bit line.例文帳に追加

共通ビットラインを有するＮＡＮＤ構造の不揮発性メモリ素子を提供する。 - 特許庁

An error detection and correction circuit 12 is connected to a transmission line 19 of a one-bit-type digital signal.例文帳に追加

1ビット形式ディジタル信号の伝送路１９にエラー検出及び訂正回路１２を接続する。 - 特許庁

NON-CORE TYPE BIT, NON-CORE DRILL DEVICE AND COOLING WATER SUPPLYING/DISCHARGING METHOD THEREFOR例文帳に追加

ノンコアタイプビット、ノンコアドリル装置およびその冷却水給排水方法 - 特許庁

To provide a processor whose high speed operation is possible by using a bit serial type SIMD machine.例文帳に追加

ビットシリアル型ＳＩＭＤマシンを用いつつ高速処理を可能としたプロセッサを提供すること。 - 特許庁

In this embodiment, the semiconductor memory 1 is provided with bit lines 3 formed by injecting n-type impurity into a p-type semiconductor substrate 2 and word lines 5 formed on a semiconductor substrate 1 which are perpendicular to respective bit lines 3.例文帳に追加

本実施例の半導体記憶装置１は、ｐ型半導体基板２にｎ型不純物を注入して形成されたビット線３と、半導体基板１上に各ビット線３と直交するように形成されたワード線５とを備えてなる。 - 特許庁

A bit line load 380 is coupled to a pair of bit lines and provided with bipolar pull-up transistors 389 and 403, P type transistors 390 and 404, a NAND logic gate 395 and a P type equalizing transistor.例文帳に追加

ビット・ライン負荷３８０は、１つのビット・ライン対と結合され、バイポーラ・プルアップ・トランジスタ３８９，４０３，Ｐ形トランジスタ３９０，４０４，ＮＡＮＤ論理ゲート３９５，およびＰ形等化トランジスタを含む。 - 特許庁