「Bit type」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

In a bit line contact of a NAND type flash memory, a first contact opening CH1, a second contact opening CH2a, and a third contact opening CH2b are provided, constituting a stacked contact.例文帳に追加

ＮＡＮＤ型フラッシュメモリのビット線コンタクトには、スタックドコンタクトを構成する第１のコンタクト開口部ＣＨ１、第２のコンタクト開口部ＣＨ２ａ、及び第３のコンタクト開口部ＣＨ２ｂが設けられる。 - 特許庁

A memory device comprises a memory cell array 1 in which the resistance change type memory cells M are arranged in a matrix, word lines W_1 to W_m, bit lines B_1 to B_n, plate electrode lines P_1 to P_n, and a transistor T.例文帳に追加

メモリ装置は、抵抗変化型のメモリセルＭがマトリックス状に配置されたメモリセルアレイ１と、ワード線Ｗ_1〜Ｗ_mと、ビット線Ｂ_1〜Ｂ_nと、プレート電極線Ｐ_1〜Ｐ_nと、トランジスタＴとを有する。 - 特許庁

In this case, since detectable signal voltage is generated in the two bit lines BL1, BL2 by a sense amplifier SA, the signal voltage is amplified by making the P type MOSMP1, MP2 conduct.例文帳に追加

この場合、２本のビット線ＢＬ１，ＢＬ２にはセンスアンプＳＡによって検出可能な信号電圧が発生するので、Ｐ型ＭＯＳＭＰ１，ＭＰ２を導通させることで信号電圧が増幅される。 - 特許庁

With regard to a divided addition-type matched filter system, a shift register section 11 includes number of taps, corresponding to the reciprocal of the square of spectrum spread rate 256 and performs a bit shift, while holding received data.例文帳に追加

本発明による分割加算式マッチトフィルタシステムに関して、シフトレジスタ部１１は、スペクトル拡散率２５６の２乗分の１に対応するタップ数を有し、受信データを保持しつつビットシフトを行う。 - 特許庁

The quality arithmetic section 113 obtains the quality of each image on the basis of a value of assigning the image size and the bit rate to a calculation expression decided depending on a type of a CODEC and of the quality before encoding.例文帳に追加

品質演算部１１３は、コーデックの種類により定められた計算式に画像のサイズとビットレートを代入して求まる値と符号化前品質により、各画像の品質を求める。 - 特許庁

To solve the problem that a transfer time for outputting 8 serial clocks and a strobe signal when 8-bit data are transferred is necessary for a data transfer method which transfers data in series by a 3-wire type data interface.例文帳に追加

３線式のデータインタフェースによりデータをシリアルに転送するデータ転送方法では、８ビットデータを転送する場合、シリアルクロック８クロックとストローブ信号を出力する転送時間が必要である。 - 特許庁

To provide a NAND type memory array in which a speed in the case of reading can be prevented from lowering by separating a well and a bit line, a reading method, a programming method and an erasing method using the same.例文帳に追加

ウェルとビットラインを分離させて読出時の速度遅延を防止することが可能なＮＡＮＤ型メモリアレイ及びこれを用いた読出方法、プログラム方法及び消去方法を提供すること。 - 特許庁

To solve a problem that image processing can not be performed using the information of an object because the type of an object can not be determined when the object is converted into a bit map image through rendering.例文帳に追加

オブジェクトがレンダリングされてビットマップイメージになってしまうと、そのオブジェクトがどのような種類のオブジェクトから作成されたかわからなくなり、オブジェクトの情報を用いた画像処理ができない。 - 特許庁

N type MOSMN1, MN2 are made to conduct by a sense amplifier enable-signal SAN as a ground potential, and electric charges in bit line capacitors are ferroelectric substance capacitors are discharged to a ground potential.例文帳に追加

センスアンプイネーブル信号ＳＡＮを接地電位としてＮ型ＭＯＳＭＮ１，ＭＮ２を導通させ、ビット線容量と強誘電体容量とに充電されている電荷を接地電位に放電する。 - 特許庁

To read out data stably without reducing access speed and increasing circuit area by performing simultaneously bit line reset operation in a read-out cycle of a flash memory of a NOR type and read-out operation.例文帳に追加

ノアタイプのフラッシュメモリの読み出しサイクルにおけるビット線リセット動作を読み出し動作と並行して行い、アクセス速度の低下や回路面積の増大を招くことなく安定にデータを読み出す。 - 特許庁

To prevent an initial threshold voltage of a memory cell arranged nearby a bit line contact part from rising by suppressing an influence of ultraviolet rays generated during contact hole formation with respect to an MONOS type memory.例文帳に追加

ＭＯＮＯＳ型メモリにおいて、コンタクトホール形成時に発生する紫外線の影響を抑制し、ビット線コンタクト部近傍に配置されるメモリセルの初期しきい値電圧の上昇を防止する。 - 特許庁

Further, an n^+ diffusion region 106a with an n-type impurity introduced thereinto is formed in the part of the write bit line 106 extending upward from the region of the read word line 110.例文帳に追加

また、読み出しワードライン１１０の領域より上方に延在している書き込みビットライン１０６の部分に、ｎ型不純物が導入されたｎ^+拡散領域１０６ａが形成されている。 - 特許庁

Then high-concentration n-type impurity regions 151 which become parts of bit lines BL are formed on a substrate 10 by performing ion implantation by using regions including the regions of the memory gates MG and control gates CG as masks.例文帳に追加

次に、ＭＧ及びＣＧの領域を含めた領域をマスクとしてイオン注入し、基板１０上にビット線ＢＬの一部となる高濃度Ｎ型不純物領域１５１を形成する。 - 特許庁

To provide a coating type magnetic recording medium having good electromagnetic transducing characteristics as a magnetic recording medium for a digital recording and reproducing system having a small bit area, that is, a short recoding wavelength and a narrow track width.例文帳に追加

ビット面積の小さい、即ち、短記録波長、狭トラック幅のデジタル記録再生システム用磁気記録媒体であって、電磁変換特性が良好な塗布型の磁気記録媒体を提供すること。 - 特許庁

To improve decoding characteristics by optimizing variable nodes to be processed in a highly reliable order when performing decoding processing based on a bit-serial type sum-product method or its deformation algorithm.例文帳に追加

ビットシリアル型のサムプロダクト法又はその変形アルゴリズムに基づく復号処理を行うに当たって、処理する変数ノードを信頼性の高い順に最適化することで復号特性を改善する。 - 特許庁

To provide a simple and efficient hybrid type encoding algorithm and its architecture for encoding both speech and music signals suited for use in a low bit rate environment especially.例文帳に追加

特に低ビットレート環境で使用するように適合した、音声および音楽信号の両方を符号化する単純かつ効率的なハイブリッド型の符号化アルゴリズムおよびアーキテクチャを提供すること。 - 特許庁

The nonvolatile memory device includes wells in a first conduction type formed in a substrate, and a plurality of first memory cell transistors connected in series to bit lines formed in the wells.例文帳に追加

一実施形態において、不揮発性メモリ装置は基板に形成された第１導電型ウエルと前記ウエルに形成されるビットラインに直列に接続する複数個の第１メモリセルトランジスタを含む。 - 特許庁

In an NAND type memory, a discharging transistor TD1 is connected to a bit line Ca, and a discharging transistor TD2 and a charging transistor TC1 are connected to the sources of memory transistors TM1, TM2,....例文帳に追加

ＮＡＮＤ型メモリにおいて、ビット線Ｃａに放電用トランジスタＴＤ１を接続し、メモリトランジスタＴＭ１，ＴＭ２…のソース側に放電用トランジスタＴＤ２及び充電用トランジスタＴＣ１を接続する。 - 特許庁

To write information by each bit in an OTP memory using a storage element of an insulation film breakdown type which stores the information by breakdown of a gate insulation film.例文帳に追加

本発明は、ゲート絶縁膜を破壊することにより情報を記憶するような、絶縁膜破壊型の記憶素子を用いたＯＴＰメモリにおいて、１ビットずつ情報の書き込みを実行できるようにする。 - 特許庁

To provide a drill bit capable of punching an undercut-type prepared hole continuously formed with straight hole parts having smaller diameters than that of a prepared hole general part on a hole bottom side of a tapered hole part, before construction of a post-construction anchor.例文帳に追加

あと施工アンカーの施工に先立って、テーパ孔部の孔底側に下孔一般部よりも小径のストレート孔部が連続形成されたアンダーカットタイプの下孔を穿孔できるドリルビットを提供する。 - 特許庁

A transmitter 100 comprises: an LDPC encoder 101 to perform LDPC encoding to a main signal; a two-direction-switching type bit interleaver 104 which can switch a forward-direction reading function and a reverse-direction reading function in relation to an LDPC encoding bit row depending on the received state.例文帳に追加

送信装置１００は、主信号に対してＬＤＰＣ符号化を施すＬＤＰＣ符号化器１０１と、ＬＤＰＣ符号化ビット列に対して、受信状態に応じて、順方向読出しを行う機能と、逆方向読出しを行う機能とを切り替え可能な両方向切替型ビットインターリーバ１０４とを備える。 - 特許庁

A latch type sense amplifier circuit is provided with a first latch circuit 3 and a second latch circuit 4 which output signals being equal each other when potential difference between a pair of bit lines is the prescribed value or more, and output signals being different each other when the potential difference between a pair of the bit lines is less than the prescribed value.例文帳に追加

ラッチ型センスアンプ回路には、ビット線対間の電位差が所定値以上であるときに相互に等しい出力信号を出力し前記ビット線対間の電位差が所定値未満であるときに相互に異なる出力信号を出力する第１のラッチ回路３及び第２のラッチ回路４が設けられている。 - 特許庁

A parallel processing pattern decision unit 24 decides one of a plurality of parallel processing patterns for decoding, based on resource information from a decoding resource management unit 21, information on a bit rate and a picture type deblocking flag from a bit stream information analysis unit 22, and information on a CPU core obtained from a CPU status analyzing unit 23.例文帳に追加

並列処理パターン決定部２４は、復号リソース管理部２１からのリソースの情報、ビットストリーム情報解析部２２からのビットレート、ピクチャタイプDeblockigフラグの情報、およびCPU状況解析部２３から得られたCPUコアの情報に基づき、複数の並列処理パターンからどのパターンを使用して、復号処理を行うかを決定する。 - 特許庁

The communication quality of a radio communication route is dynamically measured from the bit error rate during communication and compared with the relation of a previously calculated bit error rate every used packet type with the transmission rate, thereby automatically selecting packets having an optimum length and an error correcting ability in accordance with the present communication quality.例文帳に追加

本発明は無線通信経路の通信品質をビットエラー率により通信中に動的に測定し、あらかじめ算出しておいた使用パケット種類毎のビットエラー率と通信速度の関係と比較することにより、現在の通信品質に合わせた最適な長さ、誤り訂正能力を持つパケットを自動的に選択する。 - 特許庁

To provide a self-rotating bit type down-the-hole hammer, in which rotation required for a bit for the-down-the hole hammer is obtained from a hammer conducting reciprocation and a rolling mechanism and a strong boring rod are not required apart from the hammer, which is simple and has excellent workability and by which deviation excavation in directional boring is also enabled.例文帳に追加

ダウンザホールハンマのビットに必要な回転を往復運動を行うハンマから得られるようにし、ハンマと別個に回転機構や強力なボーリングロッドを必要としない簡便で作業能率がよく、指向性ボーリングにおける孔曲げ掘削も可能となる自転ビット型ダウンザホールハンマを提供する。 - 特許庁

The potential of a bit line in the current mirror type amplifier is received and amplified, and further is amplified by the next stage latch type amplifier.例文帳に追加

メモリアレイ（１０）内のビット線（ＢＬ，／ＢＬ）の電位を増幅するセンスアンプ回路を、カレントミラー型アンプ（Ｃ−ＡＭＰ）とその次段に接続されたラッチ型アンプ（Ｌ−ＡＭＰ）とで構成し、先ずカレントミラー型アンプでビット線の電位を受けて増幅した後、次段のラッチ型アンプでさらに増幅するようにした。 - 特許庁

The communication system decision circuit 13 detects difference in timing when a change of the binarized signal is detected to decide which of Type A, Type B, and a passive communication mode of ISO/IEC 18092 of a communication rate of 212 kbps (kilo bit per second) or 424 kbps is a communication system of a reader/writer having transmitted a transmission signal.例文帳に追加

通信方式判定回路１３は、２値化信号の変化が検出されるタイミングの違いを検出することにより、送信信号を送信してきたリーダライタの通信方式がタイプA、タイプB、通信レート212 kbpsまたは424kbpsのISO/IEC 18092のパッシブコミュニケーションモードのいずれであるかを判定する。 - 特許庁

Furthermore, a plurality of switching layers 14 formed on the surface of the P+ type Si layer 12, electrically connected to corresponding bit lines, and switching between an ON state and an OFF state, and a potential-fixing line 19A for fixing the P+ type Si layer 12A at a predetermined potential are formed.例文帳に追加

また、Ｐ＋型Ｓｉ層１２Ａの表面に形成され、対応するビット線に電気的に接続されるとともに、ＯＮ状態とＯＦＦ状態の間でスイッチングする複数のスイッチング層１４と、Ｐ＋型Ｓｉ層１２Ａを所定の電位に固定する電位固定線１９Ａが形成されている。 - 特許庁

At the time of data read-out operation, a word line WL and a column selection signal Y of Vcc voltage are simultaneously activated, minute potential difference is caused in the pair of bit lines, voltage of 1/2 Vcc-Vin is applied to gates of respective N type transistors 63, 64 through respective N type transistors 61, 62 of a reading/writing circuit 6.例文帳に追加

データ読み出し動作時、ワード線ＷＬ及び、Ｖcc電圧のコラム選択信号Ｙが同時に活性化され、前記ビット線対には微小電位差が生じ、読み/書き回路６の各Ｎ型トランジスタ61、62を通じて各Ｎ型トランジスタ63、64のゲートには1/2・Ｖcc−Ｖtnの電圧が印可される。 - 特許庁

A memory array is provided with nonvolatile memory cells (M11-M22) being one set of a first transistor part of a MOS type having an electric charges holding layer and a memory gate and used for storing information and a second transistor part of a MOS type having a control gate and connecting selectively the first transistor part to a bit line.例文帳に追加

メモリアレイは、電荷保持層とメモリゲートを有し情報記憶に用いるＭＯＳ型の第１トランジスタ部と、コントロールゲートを有し第１トランジスタ部を選択的にビット線に接続するＭＯＳ型の第２トランジスタ部とを一組とする不揮発性のメモリセル（Ｍ１１〜Ｍ２２）を備える。 - 特許庁

The bit determining part 13 is provided with a detail processing part 131 for determining the type of the image on the basis of the coordinates of the color image data in color space, and high-speed processing parts 132 and 133 for determining the type of the image on the basis of whether the color image data is of a chromatic color or achromatic color.例文帳に追加

ビット決定部１３は、カラーイメージデータの色空間における座標に基づいて画像の種別を判定する詳細処理部１３１と、カラーイメージデータの有彩色又は無彩色かに基づいて画像の種別を判定する高速処理部１３２、１３３とを備える。 - 特許庁

In a buried bit line type flash memory arranged such that a bit line 5 functioning as source-drain formed by implanting impurity ions into a semiconductor substrate 1 intersects a word line 7 functioning as a gate electrode, a three layer structure ONO film 6 of silicon oxide film/silicon nitride film/silicon oxide film is formed after impurity ions for forming the bit line 5 are implanted and annealing for activation is performed.例文帳に追加

半導体基板１に不純物がイオン注入されて形成されたソース／ドレインとして機能するビットライン５と、ゲート電極として機能するワードライン７とが交差する構成の埋め込みビットライン型フラッシュメモリにおいて、ビットライン５を形成するための不純物のイオン注入及びその活性化のためのアニール処理を行った後に、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる３層構造のＯＮＯ膜６を成膜する。 - 特許庁

The adjustment loop includes, in series, a means 7 for determining a difference between a set point voltage and an output voltage of the rectifier 5; an analog-to-digital (A/D) converter 8 of one bit; and an integrator type command means 9.例文帳に追加

この調整ループは、セットポイント電圧と整流器５の出力電圧との間の差を決定する手段７と、１ビットのアナログ・デジタル変換器８と、積分器タイプの指令手段９とを直列に備える。 - 特許庁

Each of the first selectors comprises the conductivity type MOS transistors and outputs one of the generated voltages selected in compatibility with low-order (b+c) bits of the digital data on the basis of a higher-order a bit of the digital data.例文帳に追加

各第１のセレクタは、当該導電型ＭＯＳトランジスタにより構成され、ディジタルデータの上位ａビットに基づき、該ディジタルデータの下位（ｂ＋ｃ）ビットに対応して選択された生成電圧の１つを出力する。 - 特許庁

A ultrasonic welding system is mainly used for molding a first structural component and a second structural component having thin plate shapes and malleable performance into the flat plate type thermotube.例文帳に追加

主に超音波溶接システムを用い、薄板状で可鍛性を具えた第一構成部品及び第二構成部品を平板式サーモチューブに成型し、しかも該超音波溶接システムは超音波振動を生じるコッパービット(copper bit)を含む。 - 特許庁

To secure a space for circulating cooling water for the purpose of cooling a bore hole and removing scraps by taking a large clearance between a matrix surface for holding the diamond of a surface planted type bit and a rock to be drilled.例文帳に追加

表面植込み型ビットのダイヤモンドを保持するマトリックス面と、掘削する岩とのクリアランスを大きく取り、穿孔の冷却と切り屑の除去を目的とした冷却水の循環をスペースを確保する。 - 特許庁

Also, the orthogonal SRAM0(21) and orthogonal SRAM1(22) vertically write data to be output from the bit serial type SIMD machine 1, and horizontally read the written data, and output the data to the outside.例文帳に追加

また、直交ＳＲＡＭ０（２１）および直交ＳＲＡＭ１（２２）は、ビットシリアル型ＳＩＭＤマシン１から出力されたデータを垂直方向に書き込み、書き込まれたデータを水平方向に読み出して外部に出力する。 - 特許庁

In the method for transmitting a data coded in a special bit coding scheme that uses a PWM signal by using the serial transmission interface, a start-stop synchronization type byte coding corresponding to the PWM signal is used for a transmission.例文帳に追加

シリアル伝送インターフェースを使用してＰＷＭ信号を使用した特殊ビットコーディングによるデータ通信を送信する方法であって、ＰＷＭ信号に対応した調歩同期式バイトコーディングで送信する。 - 特許庁

To provide a semiconductor memory device which can shorten a bit line in a multiport SRAM memory cell and an associative storage, and has a low power consumption type SRAM memory cell whose margin to dispersion in manufacturing is improved.例文帳に追加

マルチポートＳＲＡＭメモリセルや連想メモリにおいてビット線を短くでき、かつ製造上のばらつきに対するマージンを向上した低消費電力型ＳＲＡＭメモリセルを有する半導体記憶装置を提供する。 - 特許庁

To provide a dynamic type semiconductor memory device for increasing redundancy repair rate and reliability in redundancy repair with small layout area while preventing a defective standby current caused by short circuit of a bit line and a word line.例文帳に追加

ビット線とワード線のショート欠陥によるスタンバイ電流不良を対策しながら、小さなレイアウト面積で、高い冗長救済率、かつ確実な冗長救済可能にするダイナミック型半導体記憶装置の提供。 - 特許庁

An encoding scheme of the intermediate code is changed for each type of parameter and an intermediate code is used which is suited to processing due to both the bit stream decoding processing unit 1100 and the image decoding synchronous processing unit 1600.例文帳に追加

パラメータの種類ごとに中間コードの符号化方式を変更し、ビットストリーム復号処理部１１００と画像復号同期処理部１６００の両方の処理に適するような中間コードを使用する。 - 特許庁

Especially, in case of forming the semiconductor device, the SiN layer can be etched by the steps of: forming a groove sidewall with a high aspect ratio in a narrow space; and forming an embedding-type bit line.例文帳に追加

特に、半導体装置を形成するにあたり、狭スペースで高アスペクト比の溝サイドウォールを形成する工程や、埋め込み型ビット線を形成する工程に、上記のようにＳｉＮ層をエッチングすることができる。 - 特許庁

An orthogonal SRAM0(21) and an orthogonal SRAM1(22) horizontally write data input from the outside, and vertically read the written data, and output the data to a bit serial type SIMD machine 1.例文帳に追加

直交ＳＲＡＭ０（２１）および直交ＳＲＡＭ１（２２）は、外部から入力されたデータを水平方向に書き込み、書き込まれたデータを垂直方向に読み出してビットシリアル型ＳＩＭＤマシン１に出力する。 - 特許庁

The control unit 1 is equipped with a control section 11, a bit-map developing section 12 and a compressing section 13 for storing and the printing unit 2 is equipped with a control section 21, an expanding section 23, a toggle-type page memory 24 and a printing section 3.例文帳に追加

コントロールユニット１は、制御部１１と、ビットマップ展開部１２と、格納する圧縮部１３とを備え、印刷ユニット２は、制御部２１と、伸長部２３と、トグル形式のページメモリ２４と、印刷部３とを備える。 - 特許庁

To provide an electric driver causing no malfunction due to wear of a part, dispensing with adjustment due to a variation in parts, and capable of supporting a bit holder by a double holding type.例文帳に追加

部品の磨耗による動作不具合の発生が無く、部品のばらつきに起因する調整などが不要で、なおかつビットホルダを両持ち方式で支持することが可能な構成を備えた電動ドライバを提供する。 - 特許庁