「Bit type」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To realize a non-volatile semiconductor memory and its data write-in method in which erroneous write-in of data can be prevented at the time of write-in operation though memory cell array constitution of a shared bit line type is adopted, while operation margin can be enlarged.例文帳に追加

シェアードビット線型のメモリセルアレイ構成を採用しつつも、書き込み動作時にデータの誤書き込みを防止することができると共に、動作マージンを大きくすることができる不揮発性半導体記憶装置およびそのデータ書き込み方法を提供する。 - 特許庁

The nonvolatile memory 100 comprises a gate insulation layer 22 provided on the channel region of a semiconductor layer 10, a gate conductive layer 14 provided on the gate insulation layer 22, first conductivity type first and second impurity regions 34 and 24, and a bit conductive layer 80.例文帳に追加

不揮発性記憶装置１００は、半導体層１０のチャネル領域上に設けられたゲート絶縁層２２と、ゲート絶縁層２２上に設けられたゲート導電層１４と、第１導電型の第１および第２不純物領域３４，２４と、ビット導電層８０とを含む。 - 特許庁

In a bit weighting current source circuit 43, during reference current write operation, reference current IREF[2] from a reference current line 40 is guided so as to pass through an n-type TFT 48, and a gate voltage at that time is held at a capacitor 49.例文帳に追加

ビット重み付け電流源回路４３において、基準電流書込み動作時には、基準電流線４０からの基準電流ＩＲＥＦ［２］がｎ型ＴＦＴ４８を通過するように導かれ、そのときのゲート電圧がキャパシタ４９に保持される。 - 特許庁

A slit-like dummy pattern 7 is provided at the cell plate ends of a DRAM having a CUB(capacitor under bit line) structure with inner wall type cylinders, and the same material as that of stacked electrodes 8 is buried in the slit-like dummy pattern 7 as dam blocks for preventing the cylinder deformation at the cell plate ends.例文帳に追加

内壁型シリンダーを持つＣＵＢ（Ｃａｐａｃｉｔｏｒ ＵｎｄｅｒＢｉｔｌｉｎｅ）構造のＤＲＡＭのセルプレート端にスリット状のダミーパターン７を設け、このスリット状のダミーパターン７には、スタック電極８と同種の材質を埋め込んで、セルプレート端のシリンダー変形を防ぐ堤防としたことを特徴とする。 - 特許庁

To obtain a solid scanning type optical writing apparatus capable of expressing an image with a higher gradation number by using a driver IC with a low bit number, and capable of restraining noise generation by reducing the load on the driver IC at the time of driving with a large number of gradations.例文帳に追加

低いビット数のドライバＩＣを使用して、より高い階調数の画像を表現することができ、かつ、多階調での駆動時にドライバＩＣの負担を少なくし、ノイズの発生を抑えることのできる固体走査型光書込み装置を得る。 - 特許庁

A DMA controller 6 is used to read clock data (eight-bit characters for seven-segment type LCD) in response to interrupt from a clock information generating circuit 5 without intervening by a CPU 1, and the clock data is transferred to an LCD display register 8 without intervening by the CPU 1.例文帳に追加

ＤＭＡコントローラ６を使用して、ＣＰＵ１を介さずに時計情報生成回路５からの割り込みを受けて時計データ（７セグメント・タイプＬＣＤ用の８ビット・キャラクタ）を読み取り、その時計データを、ＣＰＵ１を介さずにＬＣＤ表示レジスタ８に転送する。 - 特許庁

In the write dummy bit, one of levels is inputted to the first dummy line by a drive MOSFET corresponding to a write signal input for the static type memory cell, signal change of the second dummy line pre-charged to the other level is sensed and output.例文帳に追加

上記書き込みダミービットは、上記スタティック型メモリセルへの書き込み信号入力に対応して駆動ＭＯＳＦＥＴにより一方のレベルが上記第１ダミー線に入力され、他方のレベルにプリチャージされた上記第２ダミー線の信号変化をセンスして出力させる。 - 特許庁

The processing unit collates the bit portion positions detected by the touch screen with the arrangement pattern and detects at least one of the type of the device, a contact face of the device in contact with the touch screen, a direction of the device, and position coordinates of the device.例文帳に追加

処理部は、タッチスクリーンが検出したビット部の位置と、配置パターンとを照合して、デバイスの種類、タッチスクリーンと接地するデバイスの接地面、デバイスの方向、デバイスの位置座標のうちの少なくとも１つを検出する。 - 特許庁

To provide a digital signal processor which switches an original sound signal and a ΔΣ modulation signal with hardly generating switch noise, even if any type of one bit original sound signal is inputted and which can obtain sufficient S/N in a ΔΣ re-modulation signal.例文帳に追加

どの様な１ビットの原音信号が入力されても切替ノイズをほとんど発生することなく原音信号とΔΣ変調信号とを切り替え、再ΔΣ変調信号にも十分なＳ／Ｎが得られるデジタル信号処理装置を提供する。 - 特許庁

A shank 12 of a non core type bit 16 for boring is formed having individually a circulating flow way 22 of the shape of an abbreviation U turned up in the near position of a tip 14 at an edge and a venting way 58 prolonged along with the axis, in it.例文帳に追加

穿孔用のノンコアタイプビット１６のシャンク１２が、先端のチップ１４の近傍位置で折り返された略Ｕ形状の循環流路２２と、その軸線に沿って延びた通気路５８とを、その内部に個別に有して形成されている。 - 特許庁

In the semiconductor memory device including a plurality of first data sense amplifiers and a plurality of second data sense amplifiers, the first data sense amplifier is connected to a data line of a first type, which is connected to a bit line sense amplifier, and is composed of a voltage sense amplifier.例文帳に追加

複数の第１データセンスアンプと複数の第２データセンスアンプとを含む半導体メモリ装置において、第１データセンスアンプはビットラインセンスアンプと連結される第１タイプのデータラインと連結され、電圧感知増幅器で構成される。 - 特許庁

A voltage difference between a first common point P_1 and a second common point P_2 is fed back to the differential amplifier section 21 by the first feedback section 25A and the second feedback section 25B, and then is converted into a six-bit digital value by the sequential comparison type AD converter circuit and then is output again.例文帳に追加

第１共通点Ｐ_１と第２共通点Ｐ_２との間の電位差は、第１帰還部２５Ａおよび第２帰還部２５Ｂにより差動増幅部２１に帰還されて、再び、逐次比較型ＡＤ変換回路により、６ビットのデジタル値に変換されて出力される。 - 特許庁

A load-type counter 2 with a minimum bit width, capable of counting the longest signal length by every kind of signal (SNL) of the TDMA frame is provided, data about the number of SNL status bits is loaded on the counter, counting for the loaded number of bits is performed, compared by a comparing part 3 and a transitional trigger is outputted.例文帳に追加

ＴＤＭＡフレームの信号種別（ＳＮＬ）の最長信号長をカウントできる最小ビット幅のロード式カウンタ２を設け、該カウンタにＳＮＬステータスビット数データをロードし、ロードしたビット数分のカウントを行い、比較部３で比較し移行トリガを出力する。 - 特許庁

Used is a serial conversion type AD conversion section 21 equipped with a function for converting an input voltage into 10 bit data by ten time serial comparison of the combination of 10 pieces of weight voltages set in each position of 10 bits with an input voltage.例文帳に追加

１０ビットの各位に設定された１０個のウェイト電圧の組み合わせと、入力電圧との１０回の逐次比較により、入力電圧を１０ビットのデータに変換する機能を備えた逐次変換型のＡＤ変換部２１を用いる。 - 特許庁

The write-once type recording medium having a plurality of recording layers includes a normal recording and playing back region, an alternation region, a first alternation management information region, and a second alternation management information region (TDMA), further, write-in presence/absence presentation information (space bit map) is recorded.例文帳に追加

複数の記録層を有するライトワンス型の記録媒体において、通常記録再生領域と、交替領域と、第１の交替管理情報領域と、第２の交替管理情報領域（ＴＤＭＡ）が設けられ、さらに書込有無提示情報（スペースビットマップ）が記録される。 - 特許庁

For example, in a case of a many-valued logic NAND type flash memory provided with the ECC circuit in which an allowable bit number n per page is made to 4 bits, at the time of data write operation, write loop is repeated while stepping up a word-line voltage.例文帳に追加

たとえば、１ページあたりの許容ビット数ｎが４ビットとされたＥＣＣ回路を備える多値論理のＮＡＮＤ型フラッシュメモリの場合、データ書き込み動作時に、ワード線の電圧をステップアップしながら書き込みループを繰り返す。 - 特許庁

Encoded data is stored as font data having a required minimum data volume and an expansible structure, and scalable font data is generated which has quality hardly degraded regardless expansion and reduction while having a data volume equal to or smaller than that of bit map type font data.例文帳に追加

コード化されたデータを必要最小限のデータ量で，かつ拡張性を持たせた構造のフォントデータとして格納し，ビットマップ形式のフォントデータと同等以下の小さいデータ量を持ちながら，拡大・縮小しても品質の落ちにくいスケーラブルなフォントデータを作成する。 - 特許庁

The nonvolatile memory 100 includes a gate insulation layer 22 provided on the channel region of a semiconductor layer 10, a gate conductive layer 14 provided on the gate insulation layer 22, first conductivity type first and second impurity regions 34 and 24, and a bit conductive layer 80.例文帳に追加

不揮発性記憶装置１００は、半導体層１０のチャネル領域上に設けられたゲート絶縁層２２と、ゲート絶縁層２２上に設けられたゲート導電層１４と、第１導電型の第１および第２不純物領域３４，２４と、ビット導電層８０とを含む。 - 特許庁

After that, if a data input changes, in a circulation type shift register SR-B on a lower stage, data of logic "1" inputted to a certain bit position through a gate circuit GATE starts cyclic shift to the left (negative direction) in synchronization with the clock.例文帳に追加

その後、データ入力に変化があると、下段の循環型シフトレジスタＳＲ−Ｂでは、ゲート回路ＧＡＴＥを介してあるビット位置に入力された論理「１」のデータが、クロックに同期して左方向（負方向）に循環シフト始める。 - 特許庁

This attachment engages a screw with the driver bit and holds the same by the magnetic force of the magnet while the hexalobular type screw 15 is in the free state, and has a simple structure, so that it can be reduced in size so as to enable screw fastening in a narrow place.例文帳に追加

このアタッチメントは、ヘキサロビュラ型ネジ１５が自由状態の間は、磁石の磁力によってネジをドライバービットと係合させて保持でき、シンプルな構造であるので、小型化でき、狭い場所のネジ締結を可能にする。 - 特許庁

The algorithm variable type encryption device comprises a round function for executing prescribed processing for two or more times, and the round function comprises a part where the algorithm varies and a part where it is fixed at all times corresponding to input key bit information.例文帳に追加

所定の処理を複数回実行するラウンド関数から構成されるアルゴリズム可変型暗号装置であって、前記ラウンド関数が、入力される鍵ビット情報に応じて、アルゴリズムが可変する部分と常に固定の部分とから構成されるアルゴリズム可変型暗号装置である。 - 特許庁

The drive motor 3 has a cylinder rotor in which the rotary shaft 11 is penetrated and integrally provided, and a cylindrical stator provided on the outer peripheral face of the rotor, and uses a high speed rotation direct type motor by directly rotating the core bit 9.例文帳に追加

駆動モータ３として、回転軸１１が貫通されて一体に設けられた筒状のロータと、ロータの外周面に設けられた円筒状のステータとを有し、コアビット９を直接回転させることにより高速回転可能なダイレクトタイプのモータを用いる。 - 特許庁

To provide an insert detachable type cutting tool reducing manufacturing cost and securing high insert attachment rigidity, and providing high cooling and lubricating effects by positively supplying a sufficient amount of a coolant to a cutting portion by a cutter bit without interference of chips.例文帳に追加

製造コストの低減を図るとともに高いインサート取付剛性を確保することができ、そして十分な量のクーラントを切屑に妨げられたりすることなく確実に切刃による切削部位に供給して、高い冷却、潤滑効果を得ることができるインサート着脱式切削工具を提供する。 - 特許庁

Thus, when using this screwdriver tool 5, even when using the thick type driver 3, since the worker can efficiently perform the screw-fastening and screw-loosening work, the screwdriver is installed on a shaft and a bit by the screwdriver setting tool.例文帳に追加

従って、このネジ回用用具５を用いると、太型ドライバ３を用いた場合でも、作業者は、ネジ止め及びネジ外し作業を効率的に行うことができる為に、ネジ回用セット具で、ネジ回用用具をシャフト、ビットに取り付けができる。 - 特許庁

If the polarization direction of the ferroelectric layer 130 responsive to 0 or 1 is decided in advance and the polarization direction is controlled for each region below the upper electrodes 150, 160, then it is possible to write 2 bit data to one FET-type ferroelectric memory cell 100.例文帳に追加

０又は１に対応させる強誘電体層１３０の分極方向を決めておき、各上部電極１５０、１６０の下方領域毎に分極方向を制御すれば、１つのＦＥＴ型強誘電体メモリセル１００に２ビットのデータを書き込むことができる。 - 特許庁

To provide a rotary hammering type boring device capable of applying a hammering force corresponding to the geology of the hard ground such as a base rock, the soft ground or the like, reducing damage to the device caused by the hammering force, and improved to obtain more efficient excavating operation including an outer bit.例文帳に追加

岩盤等の硬質の地盤や軟弱な地盤などの地質に応じた打撃力の付与が可能で、打撃力によって生じる装置の損傷を軽減することができ、またアウタービットを含めて、より効率的な掘削動作が得られるように改良した回転打撃式削孔装置を提供する。 - 特許庁

Some old type BITs broadly define the subject disputes as “any legal dispute that may arise out of investment made by an investor of either Contracting Party” (Agreement between Japan and Mongolia concerning the Promotion and Protection of Investment, Article 10.1), while some limit the coverage of dispute settlement to a “dispute concerning amount of compensation” in the case of expropriation (Agreement between Japan and The People’s Republic of China Concerning the Encouragement and Reciprocal Protection of Investments, Article 11.2).例文帳に追加

古いタイプのBIT では、単に対象となる紛争を「投資家と締約国の間で生ずるあらゆる投資に関する意見の相違」と広く規定するもの、あるいは逆に「収用が起きた場合の補償額」のみ紛争処理対象として限定するものもある。 - 経済産業省

This image forming device is provided with an object extraction part 11 extracting an object from a print target image and a monochrome conversion part 113 performing pallet type monochrome conversion, in which density is dispersed, at least on the vector object and density conservation type monochrome conversion, in which density is used without any change, at least on a bit-map object among the extracted objects.例文帳に追加

印刷対象画像からオブジェクトを抽出するオブジェクト抽出部１１１と、抽出されたオブジェクトのうち、少なくともベクトルオブジェクトに対しては濃度を分散させるパレット型のモノクロ変換を施し、少なくともビットマップオブジェクトに対しては、濃度をそのまま採用する濃度保存型のモノクロ変換を施すモノクロ変換部１１３とを備える。 - 特許庁

An open loop type MIMO communication system and a closed loop type MIMO communication system are used at the same time, and the closed loop MIMO communication system is switched to the open loop MIMO communication system in response to the fact that data quantity to be transmitted in a batch exceeds preliminarily decided bit quantity or transmission time during data transfer under the closed loop MIMO communication mode.例文帳に追加

オープンループ型及びクローズドループ型のＭＩＭＯ通信方式を併用し、クローズドループＭＩＭＯ通信モード下でのデータ伝送中に、一度に送信したいデータ量があらかじめ決められているビット量又は送信時間を超えたことに応答して、オープンループＭＩＭＯ通信に切り替える。 - 特許庁

A system performs nonuniform modulation-demodulation for arranging each signal points nonuniformly so that roughness and density occurs between signal points in a signal space face, and enables a large difference to be made in a bit error ratio of the each type in a multi-type accommodated binary signal for a modulation signal C/N (ratio of carrier to noise power) of a multivalued modulation section and a multivalued demodulation section.例文帳に追加

信号空間平面において信号点同士の間隔に粗密が生じるように不均等に各信号点を配置するように不均等変復調を行い、多値変調部及び多値復調部の変調信号のＣ／Ｎ（搬送波対雑音電力比）に対して、収容される複数系列の２値信号についての系列毎のビット誤り率に大きな差が開くようにする。 - 特許庁

The NAND type magnetic resistance RAM reduces a non-active region by connecting two or more transistors sharing source and drain regions in an NAND type in series and improves integration degree by reducing an effective area per cell by improving read-out performance by sharing one read-out node connected to a bit line with a plurality of transistors.例文帳に追加

本発明に係るＮＡＮＤ型磁気抵抗ラムは、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に直列連結して非活性領域を減少させ、ビットラインと連結された１つの読出しノードを複数のトランジスタと共有して読出し動作を改善することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにする。 - 特許庁

In this semiconductor memory, the sense amplifier circuit amplifying a potential of bit lines BL, /BL in a memory cell array is constituted of a current mirror type amplifier(C-AMP) and a latch type amplifier(L-AMP) connected to the next stage of the sense amplifier.例文帳に追加

一方、ラッチ型センスアンプ回路は、高速で低消費電流であるという利点を有するものの、ビット線対の微小振幅をラッチ回路１段で増幅するため、プロセスばらつきによりセンスアンプ回路を構成するＭＯＳＦＥＴの特性がばらついたり内部ノードの寄生容量がアンバランスになると、安定した動作特性が得られ難いという問題点があった。 - 特許庁

In addition, a silicon oxide film 106 is formed on the surface of end of the aperture of the ONO film 102 by conducting heat treatment to the semiconductor substrate 101 in an atmosphere including an oxygen and halogen compound, and a bit line oxide film 107 is simultaneously formed to the upper part of each n-type diffusing layer 104 by oxidizing the upper part of the n-type diffusing layer 104.例文帳に追加

さらに、酸素およびハロゲン化合物を含む雰囲気で半導体基板１０１に熱処理を行なって、ＯＮＯ膜１０２の開口部の端部表面にシリコン酸化膜１０６を形成すると同時に、各ｎ型拡散層１０４の上部を酸化することにより、各ｎ型拡散層１０４の上部にビットライン酸化膜１０７を形成する。 - 特許庁

By performing a hardware modification and a software modification in different portions of a decoding process in order to obtain a 3D image in a digital video stream, a structure and a video sequence of the video stream are modified for including a flag needed to identify a type of the TDVision(R) technology image at bit level.例文帳に追加

ディジタルビデオストリーム内の３Ｄイメージを得るために、デコーディングプロセスの異なる部分でハードウェア変更およびソフトウェア変更を行うことによって、ビデオストリームの構造およびビデオシーケンスが、ビットレベルでＴＤＶｉｓｉｏｎ（Ｒ）テクノロジイメージのタイプを識別する必要なフラグを含めるために変更される。 - 特許庁

A triangular pyramid-type bit is attached to the tip of a steel pipe pile so that the overall steel pipe pile becomes nail-like, facilitating perpendicular intrusion of the steel pipe in driving the pile, and the tip is closed, preventing the bearing capacity of the steel pipe from being reduced due to entry of sediment into a cavity of the steel pipe during pile driving.例文帳に追加

鋼管杭の先端に三角推形状のビットを付帯させたことによって、鋼管杭全体が釘状になり、打ち込みの際の鋼管の垂直貫入がし易くなり、且つ、先端が閉塞状態になり、貫入時に鋼管の空洞に土砂が入り込み、その結果として支持力が弱まるのを防止した三角推型ビット付帯鋼管杭。 - 特許庁

A multi reader / writer 1 detects a subcarrier component signal level for a first half period and a subcarrier component signal level for a latter half period in one data period (1 ETU) with respect to a received signal S1 received from a type A system IC card and reproduces return data one by one bit each on the basis of a result of the detection.例文帳に追加

マルチリーダライタ装置１は、タイプＡ方式ＩＣカードから受信した受信信号Ｓ１について、１データ期間（１ＥＴＵ）における前半期間中のサブキャリア成分信号レベルと後半期間中のサブキャリア成分信号レベルとを検出し、当該検出結果に基づいて返信データを１ビットずつ再生する。 - 特許庁

For the calculated residual, a coding parameter selection section 190 selects per time, from a plurality of coding parameters each indicating a combination of a lower bit length of fixed length coding and a type of variable length coding for the remaining upper bits, the one indicating a combination that produces the shortest code length of past residuals when coding the past residuals rather than the calculated residual.例文帳に追加

符号化パラメータ選択部１９０は、算出された残差に対して、固定長符号を用いる下位ビット長と残りの上位ビットに用いる可変長符号の種別との組み合わせを示す複数の符号化パラメータのうち、当該残差より過去の残差を符号化した場合に当該過去の残差の符号長が最も短くなる組み合わせを示すものを時刻ごとに選択する。 - 特許庁

To obtain an NROM type memory array of such a structure as adjacent memory units MU share a diffusion bit line interposed between in which generation of a through current path is blocked at the time of reading or writing data simultaneously from or into two memory transistor cells.例文帳に追加

隣接するメモリユニットＭＵがその間にある拡散ビット線を共有する構成であるＮＲＯＭ型メモリアレイにおいて、２個のメモリトランジスタセルを同時に読み出すあるいは書込む場合に貫通電流パスが生じるため本発明は、かかる貫通電流パスの生成を阻止するＮＲＯＭ型メモリアレイを提供することを目的とする。 - 特許庁

In the semiconductor memory device being an amplification type cross point memory, a reset switch Trst short-circuiting a common node electrode NE to ground any time is provided, the common node electrode NE is kept in a state of being separated from a bit line BL, the reset switch Trst is transited from on to off and from off to on.例文帳に追加

増幅型クロスポイントメモリとしての半導体記憶装置において、共通ノード電極ＮＥを適時グランドにショートさせるリセットスイッチＴｒｓｔを設置し、さらにメモリユニットＭＵからのデータ読出時には、共通ノード電極ＮＥはビット線ＢＬから切り離されたままの状態に保ち、リセットスイッチＴｒｓｔをオンからオフに、そしてオフからオンに遷移させる。 - 特許庁

The cam-like bit 31 is metamorphosed from the thin posture into the thick posture via the link 40 by full-stroke operating the handle block 20 against the base block 10 in the straight line, and releases retention by a spring piece and maintains this release state by pressing the spring piece of a clamp type connector part so as to be deformed in the opposite direction to a prescribed direction.例文帳に追加

カム状ビット３１は、ベースブロック１０に対してハンドルブロック２０を直線的にフルストローク操作することによってリンク４０を介して薄姿勢から厚姿勢に変態してクランプ式コネクタ部のバネ片を所定方向と反対の方向に変形すべく押圧することでバネ片による保持を解除すると共に、この解除状態を維持する。 - 特許庁

Voltage input switches SW-SW7 are independently provided to individual terminals of all unit capacitors C0-C7 being components of the charge reallocation type analog/digital converter 9, and multiplexers MUX 0-MUX7 of the switches optionally can switch any of control signals CNT0-CNT 3 for controlling the voltage input switches by each bit.例文帳に追加

電荷再配分型Ａ／Ｄ変換器９を構成するすべての単位容量Ｃ０〜Ｃ７の個別端に電圧入力スイッチＳＷ０〜ＳＷ７を独立に備え、該電圧入力スイッチの制御端子を、該スイッチ毎のマルチプレクサＭＵＸ０〜ＭＵＸ７により各ビットの電圧入力スイッチを制御する制御信号ＣＮＴ０〜ＣＮＴ３のいずれかと任意に切り替えできる構成とした。 - 特許庁

The nonvolatile memory 100 comprises a gate insulation layer 22 provided on the channel region of a semiconductor layer 10, a gate conductive layer 14 provided on the gate insulation layer 22, first conductivity type first and second impurity regions 24 and 34 provided on the semiconductor layer 10 to sandwich the gate conductive layer 14, and a bit conductive layer 80.例文帳に追加

不揮発性記憶装置１００は、半導体層１０のチャネル領域上に設けられ、ゲート絶縁層２２と、ゲート絶縁層２２上に設けられたゲート導電層１４と、ゲート導電層１４を挟むように半導体層１０に設けられた第１導電型の第１および第２不純物領域２４，３４と、ビット導電層８０とを含む。 - 特許庁

In this case, more N type MOS transistors are used as compared with before, the programming operation can be performed without controlling the voltage level of the counter electrode of the anti-fuse element since only voltage levels of word line WLi and bit line BLj are controlled and the counter electrode (second electrode) of the anti-fuse element AF is grounded.例文帳に追加

この場合、従来よりもＮ型ＭＯＳトランジスタが多いが、ワード線ＷＬｉ、ビット線ＢＬｊの電圧レベルだけを制御して、アンチヒューズ素子ＡＦの対極（第２極）は接地されているため、アンチヒューズ素子ＡＦの対極の電圧レベルを制御することなく、プログラム動作を実行することができる。 - 特許庁

To solve such a problem that the charge transfer efficiency of signal charge from a sensor to an accumulation part lowers due to pixel compression driving, in a frame transfer type CCD image sensor which can change over standard driving which individually drives three transfer electrodes for each bit of an sensing shift register and pixel compression driving which drives them at common voltage.例文帳に追加

撮像部シフトレジスタの各ビットの３本の転送電極を個別に駆動する標準駆動と共通電圧で駆動する画素圧縮駆動とを切り換え可能なフレーム転送型ＣＣＤイメージセンサにおいて、画素圧縮駆動で撮像部から蓄積部への信号電荷の転送効率が劣化する。 - 特許庁

The gate electrode of the transistor constitutes the word line by being disposed; extended over the gate insulating film, the bit line insulating film, the same insulating film as the gate insulating film; and the gate protecting insulating film, and is connected with a MOS type diode composed of the gate electrode, gate protecting insulating film, and substrate.例文帳に追加

トランジスタのゲート電極は、ゲート絶縁膜上、ビット線絶縁膜上、ゲート絶縁膜と同一の絶縁膜上およびゲート保護用絶縁膜上に跨るように延伸して配置されることによってワード線を構成するとともに、ゲート電極、ゲート保護用絶縁膜および基板とによって構成されるＭＯＳ型ダイオードと接続されている。 - 特許庁