「Bit type」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

In a pair of complementary type bit lines BL1/BL1# connected to a selected memory cell 3a, pre-charging and equalization are performed by supplying electric power from two systems of an internal voltage drop circuit 11 and a Vcc pre-charge circuit 12.例文帳に追加

選択されたメモリセル３ａに接続された相補型ビット線対ＢＬ１／ＢＬ１＃は、内部降圧回路１１とＶｃｃプリチャージ回路１２との２系統からの電力供給によってプリチャージおよびイコライズが行われる。 - 特許庁

To solve the problem that degree of integration of a memory cell group composed of cross points of word lines and bit lines becomes lower than a logically ideal one in a semiconductor memory constituted of cross points, because the areas occupied by transistors generally become larger than the allowable intervals between the bit lines and word lines when the semiconductor memory is constituted in the conventional functional block type.例文帳に追加

クロスポイント構成の半導体メモリにおいて、従来の機能ブロックの構成をとるとトランジスタの占める領域がビット線とワード線の許容間隔より一般的に大きい為にワード線とビット線のクロスポイント構成からなるメモリセル群の集積度が理論上の理想の集積度より低下するという課題を解決する。 - 特許庁

An open loop type MIMO communication system and a closed loop type MIMO communication system are used at the same time, and the closed loop MIMO communication system is switched to the open loop MIMO communication system in response to the fact that data quantity to be transmitted in a batch exceeds preliminarily decided bit quantity or transmission time during data transfer under the closed loop MIMO communication mode.例文帳に追加

オープンループ型及びクローズドループ型のＭＩＭＯ通信方式を併用し、クローズドループＭＩＭＯ通信モード下でのデータ伝送中に、一度に送信したいデータ量があらかじめ決められているビット量又は送信時間を超えたことに応答して、オープンループＭＩＭＯ通信に切り替える。 - 特許庁

This attachment engages a screw with the driver bit and holds the same by the magnetic force of the magnet while the hexalobular type screw 15 is in the free state, and has a simple structure, so that it can be reduced in size so as to enable screw fastening in a narrow place.例文帳に追加

このアタッチメントは、ヘキサロビュラ型ネジ１５が自由状態の間は、磁石の磁力によってネジをドライバービットと係合させて保持でき、シンプルな構造であるので、小型化でき、狭い場所のネジ締結を可能にする。 - 特許庁

To provide an automatic unit testing system capable of handling an interruption processing and bit data and provided with functions for setting an initial value to a variable, perfing a type definition independent of a processor, coping with an alias variable and outputting performance information, etc.例文帳に追加

割込み処理やビットデータを扱うことができ、変数への初期値設定やプロセッサ非依存の型定義、別名変数への対応、性能情報の出力等の機能を備えた自動単体試験システムを提供する。 - 特許庁

After that, if a data input changes, in a circulation type shift register SR-B on a lower stage, data of logic "1" inputted to a certain bit position through a gate circuit GATE starts cyclic shift to the left (negative direction) in synchronization with the clock.例文帳に追加

その後、データ入力に変化があると、下段の循環型シフトレジスタＳＲ−Ｂでは、ゲート回路ＧＡＴＥを介してあるビット位置に入力された論理「１」のデータが、クロックに同期して左方向（負方向）に循環シフト始める。 - 特許庁

The processing unit collates the bit portion positions detected by the touch screen with the arrangement pattern and detects at least one of the type of the device, a contact face of the device in contact with the touch screen, a direction of the device, and position coordinates of the device.例文帳に追加

処理部は、タッチスクリーンが検出したビット部の位置と、配置パターンとを照合して、デバイスの種類、タッチスクリーンと接地するデバイスの接地面、デバイスの方向、デバイスの位置座標のうちの少なくとも１つを検出する。 - 特許庁

The signal type determination unit 42 determines whether a video signal is up-converted based on a black level on a left/right of a screen, a bit rate, and an SN which indicate a signal state of the video signal to notify the video signal processing unit 41.例文帳に追加

信号種別判別部４２は、映像信号の信号状態である画面左右黒レベル、ビットレート、及びＳＮに基づいてアップコンバートされた映像信号であるかを判別し、映像信号処理部４１に通知する。 - 特許庁

To reduce the number (n) of transistors being connected in series and each deciding a resistance value in a current path and the number (m) of bank selecting lines per bit contact by changing constitution of a memory cell array in a NOR type cell for mask ROM.例文帳に追加

マスクROM用NOR型セルにおいて、メモリセルアレイの構成を変更することによって、それぞれ前記電流経路中の抵抗値を決める直列接続のトランジスターの数(n)とビットコンタクト当たりのバンク選択線の本数(m)を削減する。 - 特許庁

In the semiconductor memory device including a plurality of first data sense amplifiers and a plurality of second data sense amplifiers, the first data sense amplifier is connected to a data line of a first type, which is connected to a bit line sense amplifier, and is composed of a voltage sense amplifier.例文帳に追加

複数の第１データセンスアンプと複数の第２データセンスアンプとを含む半導体メモリ装置において、第１データセンスアンプはビットラインセンスアンプと連結される第１タイプのデータラインと連結され、電圧感知増幅器で構成される。 - 特許庁

Further, by suppressing error current components at the time of reading inherent to the cross point type memory cells, and by setting the potential of all of the sub bit lines in an unselected state in the same state as that of the main bitlines, a reading operation is accelerated.例文帳に追加

また、クロスポイント型メモリセル固有の読み出し時の誤差電流成分を抑制し、且つ非選択状態にある全ての副ビット線の電位を主ビット線と同一に設定することで読み出し動作の高速化を図れる。 - 特許庁

To provide a dynamic type semiconductor memory device which is small in layout area, high in redundancy relieving rate and can secure a redundancy relieving while devising measures for a standby current defect caused by a short circuit of a bit line and a word line.例文帳に追加

ビット線とワード線のショート欠陥によるスタンバイ電流不良を対策しながら、小さなレイアウト面積で、高い冗長救済率、かつ確実な冗長救済可能にするダイナミック型半導体記憶装置の提供。 - 特許庁

The semiconductor storage circuit 100 includes a memory cell array 110 that has plural multi-bit-type memory cells, multiplexers 120 including two multiplexers MUX0 and MUX1, and sense amplifiers 130 including two sense amplifiers SA0 and SA1.例文帳に追加

半導体記憶回路１００は、マルチビット型のメモリセルを複数備えたメモリセルアレイ１１０、ＭＵＸ０とＭＵＸ１の２つのマルチプレクサを含むマルチプレクサ１２０、ＳＡ０とＳＡ１の２つのセンスアンプを含むセンスアンプ１３０で構成される。 - 特許庁

In the method for deleting the data from the NAND type nonvolatile memory, the charges stored in a charge accumulating layer of the nonvolatile memory element are released by applying potentials to a bit line, a source line and a control gate.例文帳に追加

ＮＡＮＤ型不揮発性メモリにおけるデータの消去方法において、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出について、ビット線、ソース線、及び制御ゲートに電位を印加することにより行う。 - 特許庁

For example, in a case of a many-valued logic NAND type flash memory provided with the ECC circuit in which an allowable bit number n per page is made to 4 bits, at the time of data write operation, write loop is repeated while stepping up a word-line voltage.例文帳に追加

たとえば、１ページあたりの許容ビット数ｎが４ビットとされたＥＣＣ回路を備える多値論理のＮＡＮＤ型フラッシュメモリの場合、データ書き込み動作時に、ワード線の電圧をステップアップしながら書き込みループを繰り返す。 - 特許庁

To provide a coaxial type semiconductor laser module that is fully miniaturized even in a structure in which an optical component such as an optical receptacle is fixed with the optical axis aligned, and also realizes high-speed modulation drive in the giga bit range.例文帳に追加

光レセプタクル等の光学部品を光軸調芯固定する構造においても充分な小型化が可能でギガビット帯での高速変調駆動も可能とした同軸型半導体レーザモジュールを提供することにある。 - 特許庁

In addition, low-concentration n-type impurity regions (extension region) 152 which become parts of the bit lines BL are formed on the substrate 10 by performing ion implantation by again using the regions including the regions of the memory gates MG and control gates CG as masks.例文帳に追加

そして、再びＭＧ及びＣＧの領域を含めた領域をマスクとしてイオン注入することにより、基板１０上にビット線ＢＬの一部となる低濃度Ｎ型不純物領域（エクステンション領域）１５２を形成する。 - 特許庁

Thus, when using this screwdriver tool 5, even when using the thick type driver 3, since the worker can efficiently perform the screw-fastening and screw-loosening work, the screwdriver is installed on a shaft and a bit by the screwdriver setting tool.例文帳に追加

従って、このネジ回用用具５を用いると、太型ドライバ３を用いた場合でも、作業者は、ネジ止め及びネジ外し作業を効率的に行うことができる為に、ネジ回用セット具で、ネジ回用用具をシャフト、ビットに取り付けができる。 - 特許庁

To apply the invention to a liquid crystal display device which, for example, has each pixel composed of multiple subpixels and represent gradations by driving multiple subpixels and to realize higher gradations and higher resolution of a multi-bit memory type display device by simplifying the layout of pixel circuits and electrodes constituting subpixels and easily realizing multi-bit constitution.例文帳に追加

本発明は、表示装置に関し、例えば１つの画素を複数のサブ画素により構成し、これら複数のサブ画素の駆動により階調を表現する方式の液晶表示装置に適用して、多ビットメモリ方式による表示装置において、サブ画素を構成する画素回路、電極のレイアウトを簡略化し、容易に多ビット化して高階調化、高解像度化することができるようにする。 - 特許庁

In an NAND type flash memory 1, all contacts formed in a single interlayer dielectric, i.e. bit-line contacts CB and non-bit-line contacts CN are arranged at some of a plurality of lattice points LP of tub-dimension lattice L arrayed at a period P1 in a direction V1 and at a period P2 in a direction V2 crossing the direction V2.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１において、単一の層間絶縁膜中に形成された全てのコンタクト、すなわち、ビット線コンタクトＣＢ及び非ビット線コンタクトＣＮを、方向Ｖ１に沿って周期Ｐ１で配列されると共に方向Ｖ２に対して交差する方向Ｖ２に沿って周期Ｐ２で配列された２次元格子Ｌの複数の格子点ＬＰの一部に配置する。 - 特許庁

The semiconductor storage device 100 comprises a plurality of bit line diffusion layers 108 formed above a p-type semiconductor substrate 101 in such a manner as to extend in parallel with each other, and a plurality of word line electrodes 110 formed above the semiconductor substrate 101 in such a manner as to extend in a direction respectively crossing the bit line diffusion layers 108 and in parallel with each other.例文帳に追加

半導体記憶装置１００は、Ｐ型の半導体基板１０１の上部にそれぞれが互いに並行に延びるように形成された複数のビット線拡散層１０８と、半導体基板１０１の上で、且つそれぞれが各ビット線拡散層１０８と交差する方向に互いに並行に延びるように形成された複数のワード線電極１１０とを有している。 - 特許庁

In a multicarrier transmission type ADSL subscriber side transmission device 2 which performs data transmission by determining the numbers of multiple bits of respective carriers of a multicarrier signal according to the state of a communication line, a bit map correcting circuit 7 corrects the numbers of multiple bits of the respective carriers determined by a bit map generating circuit 6 by referring to the number of multiple bits of adjacent carriers.例文帳に追加

マルチキャリアの各々における多重ビット数を通信回線の状態に応じ決定してデータ伝送をなすマルチキャリア伝送方式のＡＤＳＬ加入者側伝送装置２において、ビットマップ生成回路６で決定された各々のキャリアにおける多重ビット数を、ビットマップ補正回路７において、隣接キャリアの多重ビット数を参照して補正する。 - 特許庁

In reading, specified voltages are applied to word lines and source lines to set the voltage of the bit line BL according to the threshold voltage of a selected memory cell, the level change of a node ND0 is detected with a stepwise varying level type read signal VBLA3H applied to the gate of a high-withstand voltage transistor N1, thereby judging the voltage of the bit line BL.例文帳に追加

読み出しのとき、ワード線およびソース線にそれぞれ所定の電圧を印加することにより、選択メモリセルのしきい値電圧に応じてビット線ＢＬの電圧が設定され、高耐圧トランジスタＮ１のゲートに階段状にレベルが変化する読み出し信号ＶＢＬＡ３Ｈを印加しながら、ノードＮＤ０のレベル変化を検出することにより、ビット線ＢＬの電圧を判定する。 - 特許庁

Setting a control circuit 180 changes a period of the redistribution comparison signal 183 to the capacitor group 120 proportional to their capacitance thereby realizing a relation of T'<n×T, where T' indicates successive comparison type AD conversion for an n-bit digital output.例文帳に追加

制御回路180を設定することによって、再配分比較信号183周期を変更し、容量群120を構成する121から126までの容量に比例した時間を割り当てることで、ｎビットデジタル出力逐次比較型AD変換をT´とするとT´＜ n×Tを実現する。 - 特許庁

A shank 12 of a non core type bit 16 for boring is formed having individually a circulating flow way 22 of the shape of an abbreviation U turned up in the near position of a tip 14 at an edge and a venting way 58 prolonged along with the axis, in it.例文帳に追加

穿孔用のノンコアタイプビット１６のシャンク１２が、先端のチップ１４の近傍位置で折り返された略Ｕ形状の循環流路２２と、その軸線に沿って延びた通気路５８とを、その内部に個別に有して形成されている。 - 特許庁

In a local interconnection type element having open bit line cell arrangement where a pattern interval of 1F is formed by an element having minimum line width of 1F, a hard mask is formed on each conductive layer and an insulation spacer is formed on the sidewall thereof.例文帳に追加

１Ｆの最小線幅を有する素子でパターン間隔を１Ｆに形成したオープンビットラインセル配列されたローカルインターコネクション方式の素子において、それぞれの導電層上にハードマスクを形成しその側壁に絶縁スペーサを形成する。 - 特許庁

Frames with incorrectly determined data rates are detected by checking illegal rate transitions, reserved bits, validating unused filter type bit combinations and analyzing relationships between fixed code-book gains and linear prediction coefficient gains.例文帳に追加

不正確に決定されたデータレートを有するフレームは、非合法なレート遷移、予約ビットをチェックし、未使用のフィルタタイプビットの組合せを正当であると確認し、固定コードビット利得と線形予測係数利得との間の関係を解析することにより検出される。 - 特許庁

Since the crown structure can be formed without removing the insulating film where the trench is formed by wet etching, the capacitor of a stack trench type with capacity almost twice as large as the original can be supplied by avoiding collapse of the lower electrode and a pair bit defect.例文帳に追加

トレンチを形成した絶縁膜を湿式エッチングで除去することなく王冠構造を作成できるので、下部電極の倒壊やペアビット不良を回避してキャパシタ容量がほぼ２倍となるスタックトレンチ型のキャパシタを提供することができる。 - 特許庁

To obtain a solid scanning type optical writing apparatus capable of expressing an image with a higher gradation number by using a driver IC with a low bit number, and capable of restraining noise generation by reducing the load on the driver IC at the time of driving with a large number of gradations.例文帳に追加

低いビット数のドライバＩＣを使用して、より高い階調数の画像を表現することができ、かつ、多階調での駆動時にドライバＩＣの負担を少なくし、ノイズの発生を抑えることのできる固体走査型光書込み装置を得る。 - 特許庁

Used is a serial conversion type AD conversion section 21 equipped with a function for converting an input voltage into 10 bit data by ten time serial comparison of the combination of 10 pieces of weight voltages set in each position of 10 bits with an input voltage.例文帳に追加

１０ビットの各位に設定された１０個のウェイト電圧の組み合わせと、入力電圧との１０回の逐次比較により、入力電圧を１０ビットのデータに変換する機能を備えた逐次変換型のＡＤ変換部２１を用いる。 - 特許庁

An NPN-type transistor formed on a semiconductor substrate, a resistor which is connected to the source region of the transistor via a conductive plug and bit data "0" or "1" is written in, and a conductive plate contacting with the resistor are provided.例文帳に追加

半導体基板に形成されたＮＰＮ型トランジスタ、前記トランジスタのソース領域と導電性プラグを介して連結されてビットデータ「０」または「１」が書き込まれる抵抗体及び前記抵抗体と接触した導電性プレートを備えるメモリ素子。 - 特許庁

This image forming device is provided with an object extraction part 11 extracting an object from a print target image and a monochrome conversion part 113 performing pallet type monochrome conversion, in which density is dispersed, at least on the vector object and density conservation type monochrome conversion, in which density is used without any change, at least on a bit-map object among the extracted objects.例文帳に追加

印刷対象画像からオブジェクトを抽出するオブジェクト抽出部１１１と、抽出されたオブジェクトのうち、少なくともベクトルオブジェクトに対しては濃度を分散させるパレット型のモノクロ変換を施し、少なくともビットマップオブジェクトに対しては、濃度をそのまま採用する濃度保存型のモノクロ変換を施すモノクロ変換部１１３とを備える。 - 特許庁

In this semiconductor memory, the sense amplifier circuit amplifying a potential of bit lines BL, /BL in a memory cell array is constituted of a current mirror type amplifier(C-AMP) and a latch type amplifier(L-AMP) connected to the next stage of the sense amplifier.例文帳に追加

一方、ラッチ型センスアンプ回路は、高速で低消費電流であるという利点を有するものの、ビット線対の微小振幅をラッチ回路１段で増幅するため、プロセスばらつきによりセンスアンプ回路を構成するＭＯＳＦＥＴの特性がばらついたり内部ノードの寄生容量がアンバランスになると、安定した動作特性が得られ難いという問題点があった。 - 特許庁

In addition, a silicon oxide film 106 is formed on the surface of end of the aperture of the ONO film 102 by conducting heat treatment to the semiconductor substrate 101 in an atmosphere including an oxygen and halogen compound, and a bit line oxide film 107 is simultaneously formed to the upper part of each n-type diffusing layer 104 by oxidizing the upper part of the n-type diffusing layer 104.例文帳に追加

さらに、酸素およびハロゲン化合物を含む雰囲気で半導体基板１０１に熱処理を行なって、ＯＮＯ膜１０２の開口部の端部表面にシリコン酸化膜１０６を形成すると同時に、各ｎ型拡散層１０４の上部を酸化することにより、各ｎ型拡散層１０４の上部にビットライン酸化膜１０７を形成する。 - 特許庁

To realize a non-volatile semiconductor memory and its data write-in method in which erroneous write-in of data can be prevented at the time of write-in operation though memory cell array constitution of a shared bit line type is adopted, while operation margin can be enlarged.例文帳に追加

シェアードビット線型のメモリセルアレイ構成を採用しつつも、書き込み動作時にデータの誤書き込みを防止することができると共に、動作マージンを大きくすることができる不揮発性半導体記憶装置およびそのデータ書き込み方法を提供する。 - 特許庁

To provide a digital signal processor which switches an original sound signal and a ΔΣ modulation signal with hardly generating switch noise, even if any type of one bit original sound signal is inputted and which can obtain sufficient S/N in a ΔΣ re-modulation signal.例文帳に追加

どの様な１ビットの原音信号が入力されても切替ノイズをほとんど発生することなく原音信号とΔΣ変調信号とを切り替え、再ΔΣ変調信号にも十分なＳ／Ｎが得られるデジタル信号処理装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor storage device capable of realizing a channel elimination type flash memory capable of preventing a market failure involved closely in such a bit failure that a short-circuit between a wordline and a base occurs even if W/E of a memory cell is repeated, and to provide an electronic card and electronic equipment.例文帳に追加

メモリセルのＷ／Ｅ を繰り返してもワード線・基盤間が短絡してしまうようなビット不良に絡んだ市場不良を防止可能なチャネル消去型フラッシュメモリを実現し得る不揮発性半導体記憶装置、電子カードと電子装置を提供する。 - 特許庁

Continuous reproduction is guaranteed with the optimum minimum recording unit by varying dynamically the minimum recording unit of animation and a voice recorded on a disk type recording medium in accordance with a bit rate of data and the number of defective blocks or a defective block rate of the disk.例文帳に追加

ディスク状記録媒体上に記録する動画および音声の最小記録単位を、データのビットレートおよびディスクの不良ブロック数あるいは不良ブロック率に応じて動的に変化させることにより、最適な最小記録単位で、連続再生を保証する。 - 特許庁

A slit-like dummy pattern 7 is provided at the cell plate ends of a DRAM having a CUB(capacitor under bit line) structure with inner wall type cylinders, and the same material as that of stacked electrodes 8 is buried in the slit-like dummy pattern 7 as dam blocks for preventing the cylinder deformation at the cell plate ends.例文帳に追加

内壁型シリンダーを持つＣＵＢ（Ｃａｐａｃｉｔｏｒ ＵｎｄｅｒＢｉｔｌｉｎｅ）構造のＤＲＡＭのセルプレート端にスリット状のダミーパターン７を設け、このスリット状のダミーパターン７には、スタック電極８と同種の材質を埋め込んで、セルプレート端のシリンダー変形を防ぐ堤防としたことを特徴とする。 - 特許庁

In a bit weighting current source circuit 43, during reference current write operation, reference current IREF[2] from a reference current line 40 is guided so as to pass through an n-type TFT 48, and a gate voltage at that time is held at a capacitor 49.例文帳に追加

ビット重み付け電流源回路４３において、基準電流書込み動作時には、基準電流線４０からの基準電流ＩＲＥＦ［２］がｎ型ＴＦＴ４８を通過するように導かれ、そのときのゲート電圧がキャパシタ４９に保持される。 - 特許庁

A DMA controller 6 is used to read clock data (eight-bit characters for seven-segment type LCD) in response to interrupt from a clock information generating circuit 5 without intervening by a CPU 1, and the clock data is transferred to an LCD display register 8 without intervening by the CPU 1.例文帳に追加

ＤＭＡコントローラ６を使用して、ＣＰＵ１を介さずに時計情報生成回路５からの割り込みを受けて時計データ（７セグメント・タイプＬＣＤ用の８ビット・キャラクタ）を読み取り、その時計データを、ＣＰＵ１を介さずにＬＣＤ表示レジスタ８に転送する。 - 特許庁

In the imaging apparatus of a reset type including pixels each provided with the transistor M1 (transfer transistor) and a transistor M2 (reset transistor), a drain of a transistor M3 (amplification transistor) is connected to a bit line BL (output line) and the source of the transistor M3 is connected to a word line WL3 (control line) respectively.例文帳に追加

トランジスタＭ１（転送トランジスタ）およびトランジスタＭ２（リセットトランジスタ）を備えるリセット式の撮像装置として、トランジスタＭ３（増幅トランジスタ）のドレインをビット線ＢＬ（出力線）に、同トランジスタＭ３のソースをワード線ＷＬ３（制御線）にそれぞれ接続する。 - 特許庁

The drive motor 3 has a cylinder rotor in which the rotary shaft 11 is penetrated and integrally provided, and a cylindrical stator provided on the outer peripheral face of the rotor, and uses a high speed rotation direct type motor by directly rotating the core bit 9.例文帳に追加

駆動モータ３として、回転軸１１が貫通されて一体に設けられた筒状のロータと、ロータの外周面に設けられた円筒状のステータとを有し、コアビット９を直接回転させることにより高速回転可能なダイレクトタイプのモータを用いる。 - 特許庁

A system performs nonuniform modulation-demodulation for arranging each signal points nonuniformly so that roughness and density occurs between signal points in a signal space face, and enables a large difference to be made in a bit error ratio of the each type in a multi-type accommodated binary signal for a modulation signal C/N (ratio of carrier to noise power) of a multivalued modulation section and a multivalued demodulation section.例文帳に追加

信号空間平面において信号点同士の間隔に粗密が生じるように不均等に各信号点を配置するように不均等変復調を行い、多値変調部及び多値復調部の変調信号のＣ／Ｎ（搬送波対雑音電力比）に対して、収容される複数系列の２値信号についての系列毎のビット誤り率に大きな差が開くようにする。 - 特許庁

The NAND type magnetic resistance RAM reduces a non-active region by connecting two or more transistors sharing source and drain regions in an NAND type in series and improves integration degree by reducing an effective area per cell by improving read-out performance by sharing one read-out node connected to a bit line with a plurality of transistors.例文帳に追加

本発明に係るＮＡＮＤ型磁気抵抗ラムは、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に直列連結して非活性領域を減少させ、ビットラインと連結された１つの読出しノードを複数のトランジスタと共有して読出し動作を改善することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにする。 - 特許庁