「Bit type」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A voltage value output as a differential signal from a first and a second output terminal of the differential amplifier section 21 is converted into a six-bit digital value by a sequential comparison type AD converter circuit (which consists of the first variable capacity section 22A, the second variable capacity section 22B, and the comparator section 23 and connection control section 24) and then is output.例文帳に追加

差動増幅部２１の第１出力端子および第２出力端子から差動信号として出力された電圧値は、逐次比較型ＡＤ変換回路（第１可変容量部２２Ａ，第２可変容量部２２Ｂ，比較部２３および接続制御部２４からなる。）により、６ビットのデジタル値に変換されて出力される。 - 特許庁

In this rocking type pipe jacking method, a cylindrical boring machine body is jacked by an initial pushing jack arranged in a pit of a starting shaft, and boring is advanced by rocking a face plate arranged on the front end side of the boring machine body so as to form a chamber between the face plate and the boring machine body by having an opening by providing a cutter bit.例文帳に追加

発進立坑の坑内に配置した元押ジャッキにより筒状の掘進機本体を推進し、カッタービットを備え、開口を有し、掘進機本体との間にチャンバーを形成するように掘進機本体の前端側に配置した面盤を揺動させて掘進するようにした揺動式推進工法とした。 - 特許庁

When introducing p-type impurities, a p-n junction diode is formed from this p+ impurity region 13 and n- impurity region 6, so that even if the p-n bonding diode is made conducting by reverse bias and even if a transistor is conducted by applying voltage to a gate electrode 5, no current will flow from a bit line 19 to the source line 17a.例文帳に追加

ｐ型の不純物が導入される場合、このｐ＋不純物領域１３とｎ−不純物領域６とによってｐｎ接合ダイオードが形成されるので、ゲート電極５に電圧を与えてトランジスタを導通させてもこのｐｎ接合ダイオードが逆バイアスされて導通せず、ビット線１９からソース線１７ａへ電流が流れない。 - 特許庁

A picture type discrimination section 12 discriminates whether an input frame is a reference frame or a non-reference frame, inputs DCT coefficient information COEF2 from a dequantization section 1 to a DCT coefficient adder section 3 or a requantization section 4 depending on the result of discrimination, wherein bit rate conversion is performed by adaptively using re-quantization with compensating a quantization error or simple requantization.例文帳に追加

入力フレームが参照フレームか非参照フレームかをピクチャタイプ判別部１２で判別し、この判別結果に応じて逆量子化部１からのＤＣＴ係数情報COEF2をＤＣＴ係数加算部３あるいは再量子化部４へ入力し、量子化誤差補償付き再量子化あるいは簡易再量子化を適応的に用いたビットレート変換を行う。 - 特許庁

A non-core type bit 16 for drilling integrally providing with a chip 14 for cutting at the tip of the shank comprises a water supply channel 22 for supplying the cooling water to the and a drain channel 26 for discharging the cooling water in the bore hole 24 drilled by the chip as a through hole with an aperture at the tip in the axis direction in the shank 12.例文帳に追加

切削用のチップ１４をシャンク先端部に一体的に有してなる、穿孔用のノンコアタイプビット１６が、チップ部分に冷却水を供給するための給水路２２、およびそのチップにより切削された穿孔２４内の冷却水をその穿孔外に排出するための排水路２６を、その先端部に開口を持つ軸線方向での貫通路としてシャンク１２の内部に個別に有している。 - 特許庁

To provide a start-stop synchronized type data communication circuit with which a communication rate is automatically set in accordance with a start bit received from a communication opposite party, setting in a baud rate select register is enabled, even when the frequency of a system clock for calculating a baud rate clock is unrecognized and also a wide range of communication rate is supported.例文帳に追加

通信相手から受信するスタート・ビットに応じて、通信レートを自動設定することができ、またボーレート・クロックを算出するシステム・クロックの周波数が未知の場合においても、ボーレート・セレクト・レジスタへの設定が可能で、しかも広い範囲の通信レートをサポートできる調歩同期式データ通信回路を提供する。 - 特許庁

To provide a method of a frequency hopping of an OFDM symbol which can perform frequency hopping of an OFDM symbol by mapping a type of the subcarrier allocation and setting of a pilot position by referring to a reserved bit in a header of a physical layer, before transmitting a data using an OFDM modulation system.例文帳に追加

ＯＦＤＭ変調方式を用いてデータを伝送する前に、物理層のヘッダー内にある予備ビットを参照して副搬送波を配置する型とパイロットの位置の設定とをマッピングし、ＯＦＤＭシンボルの周波数をホッピングすることが可能なＯＦＤＭシンボルの周波数ホッピング方法を提供する。 - 特許庁

The SIMD type arithmetic operation having N units of processors capable of operating in parallel, is characterized by having a means for allowing a plurality of element processors operating in parallel to encode image signal consisting of a plurality of pixels, and a means for composing a code word obtained by the means to a consecutive bit string are provided.例文帳に追加

Ｎ個の並列動作可能なプロセッサーを有するＳＩＭＤ型演算手段において、複数の並列に動作する要素プロセッサー夫々に複数の画素から成る画像信号の符号化を行わせる手段と、該手段で得られた符号語を連続したビット列に結合する手段を有する事を特徴とする。 - 特許庁

In the case of the frequency spread profile of the center spread, a relation among a communication rate 'A (bit/s)' of a start/stop synchronizing type communicating means 3 and an oscillation frequency 'B (Hz)' of a crystal oscillator 4 and a frequency spread cycle 'C (clock)' of the frequency spread oscillator 1 satisfies B=A×C×n (n is a positive integer).例文帳に追加

センタ−スプレッドの周波数拡散プロファイルの場合、調歩同期式通信手段３の通信レート「Ａ（ｂｉｔ／ｓ）」と、水晶発振器４の発振周波数「Ｂ（Ｈｚ）」と、周波数拡散発振器１の周波数拡散周期「Ｃ（クロック）」との関係がＢ＝Ａ×Ｃ×ｎ（ｎは正の整数）を満足するようにする。 - 特許庁

In a NAND-type EEPROM, wirings CS1, CS2 are newly provided parallel to bit lines BL1, BL2 and disposed so as to be embedded in element isolation regions of an STI structure, and at writing, a prescribed potential Vcs (Vcc<Vcs<Vpass) is given to lessen wrong write of non-selected cells from being written in.例文帳に追加

ＮＡＮＤ型ＥＥＰＲＯＭにおいて、ビット線ＢＬ１，ＢＬ２と平行に位置する配線ＣＳ１，ＣＳ２を新たに設け、且つこの配線をＳＴＩ構造の素子分離領域中に埋め込むように配置し、書き込み時に所定の電位Ｖcs（Ｖcc＜Ｖcs＜Ｖpass）を与えることによって、非選択セルが誤って書き込まれるのを低減することを特徴としている。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁

The charge trap type 3-level nonvolatile semiconductor memory and its driving method are provided with a memory array including a plurality of memory elements capable of storing data in at least two charge trap areas in a current moving direction, and a page buffer driven to map a set of first to third bit data in the threshold voltage groups of the two charge trap areas constituting a set.例文帳に追加

本発明の電荷トラップ型の３−レベル不揮発性半導体メモリ装置及びその駆動方法は、それぞれが電流の移動方向に沿って少なくとも二つの電荷トラップ領域にデータを記憶することができる複数のメモリ素子を持つメモリアレイと、一組の第１〜第３ビットのデータを、一組をなす二つの前記電荷トラップ領域のスレショルド電圧グループにマッピングするように駆動されるページバッファーとを備える。 - 特許庁